Publications 2017
Script list Publications
(1) Eine Methode zur Verifikation von Mixed-Signal-ASIC
A. Breitenreiter, J. López, P. Reviriego, D. González, M. Krstic
Proc. ITG/GI/GMM-Workshop Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TuZ 2017), 73 (2017)
(SEPHY)
Es wird eine Verifikationsmethode für Mixed-Signal-ASIC vorgestellt, die den verschiedenen Abstraktionsebenen im Entwicklungsprozesses gerecht wird. Durch eine modulare Testbench in SystemVerilog und Cosimulation mit MATLAB wird umfassende Systemverifikation bei einfacher Handhabung und geringer Simulationslaufzeit gewährleistet.
(2) An Automated Design and Verification Flow for Fault-Tolerant ASICs
A. Breitenreiter, M. Krstic
Proc. Biannual European - Latin American Summer School on Design, Test and Reliability (BELAS 2017), (2017)
(SEPHY)
The paper proposes an automated flow for the
design and verification of fault-tolerant ASICs. This should
include the analysis of fault-sensitivity of a given circuit, the implementation
of fault-tolerance mechanisms and the verification
of the obtained fault-tolerance level.
(3) The Space Ethernet PHYsical Layer Transceiver (SEPHY) Project: A Step Towards Reliable Ethernet in Space
P. Reviriego, J. López, M. Sánchez-Renedo, V. Petrovic, J.-F. Dufour, J.-S. Weil
IEEE Aerospace and Electronic Systems Magazine 32(1), 38 (2017)
(SEPHY)
A. Breitenreiter, J. López, P. Reviriego, D. González, M. Krstic
Proc. ITG/GI/GMM-Workshop Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TuZ 2017), 73 (2017)
(SEPHY)
Es wird eine Verifikationsmethode für Mixed-Signal-ASIC vorgestellt, die den verschiedenen Abstraktionsebenen im Entwicklungsprozesses gerecht wird. Durch eine modulare Testbench in SystemVerilog und Cosimulation mit MATLAB wird umfassende Systemverifikation bei einfacher Handhabung und geringer Simulationslaufzeit gewährleistet.
(2) An Automated Design and Verification Flow for Fault-Tolerant ASICs
A. Breitenreiter, M. Krstic
Proc. Biannual European - Latin American Summer School on Design, Test and Reliability (BELAS 2017), (2017)
(SEPHY)
The paper proposes an automated flow for the
design and verification of fault-tolerant ASICs. This should
include the analysis of fault-sensitivity of a given circuit, the implementation
of fault-tolerance mechanisms and the verification
of the obtained fault-tolerance level.
(3) The Space Ethernet PHYsical Layer Transceiver (SEPHY) Project: A Step Towards Reliable Ethernet in Space
P. Reviriego, J. López, M. Sánchez-Renedo, V. Petrovic, J.-F. Dufour, J.-S. Weil
IEEE Aerospace and Electronic Systems Magazine 32(1), 38 (2017)
(SEPHY)
