



Leibniz Institute  
for High  
Performance  
Microelectronics

# JAHRES BERICHT 2025



# Inhalte

<b>Vorwort</b>	<b>4</b>
<b>Mission</b>	<b>6</b>
<b>Infrastruktur</b>	<b>7</b>
<b>Zahlen und Gremien</b>	<b>8</b>
<b>Wir am IHP</b>	<b>10</b>
<b>Forschung</b>	<b>16</b>
<b>Ausgewählte Projekte</b>	<b>38</b>
<b>Kooperationen</b>	<b>54</b>
<b>Joint Labs</b>	<b>62</b>
<b>Angebote und Leistungen</b>	<b>72</b>
<b>Publikationen</b>	<b>80</b>



Prof. Dr. Gerhard Kahmen  
Wissenschaftlich-Technischer Geschäftsführer

Nicolas Hübener  
Administrativer Geschäftsführer

Liebe Leserinnen und Leser, liebe Partner und Freunde des IHP, das Jahr 2025 hat uns mehr denn je vor Augen geführt, dass Grundannahmen, die lange als verlässlich und stabil galten, zunehmend in Frage gestellt werden oder ins Wanken geraten. Zu nennen sind hier etwa tiefgreifende geopolitische Umbrüche, weltweite Versuche der Einflussnahme auf die Forschungsfreiheit sowie signifikante Paradigmenwechsel bei der Ausrichtung zukünftiger forschungspolitischer Fragestellungen. Ungeachtet dieser Herausforderungen konnte das IHP im Jahr 2025 seine herausragende und international führende Rolle im Bereich der siliziumbasierten Hochfrequenz-Mikroelektronik und Systeme behaupten und einen wichtigen Beitrag für Hochtechnologie – Made in Germany/Europe – leisten.

Die im Juli 2025 veröffentlichte Hightech-Agenda der Bundesregierung setzt hierfür einen klaren Rahmen und Prioritäten für die forschungspolitische Schwerpunktsetzung der kommenden Jahre. Insbesondere die dort benannten Schlüsseltechnologien Mikroelektronik, Quantentechnologien und Künstliche Intelligenz sowie die Bedeutung des „Lab to Fab“-Ansatzes verdeutlichen die hohe Passfähigkeit der strategischen Forschungsagenda und die Bedeutung des IHP für die deutsche und europäische technologische Souveränität in Kernanwendungsbereichen.

Als größter außeruniversitärer Zusammenschluss von Forschungseinrichtungen der Mikroelektronik in Europa gibt die Forschungsfabrik Mikroelektronik Deutschland (FMD), ein Verbund aus 15 Instituten der Fraunhofer-Gesellschaft sowie den Leibniz-Instituten IHP und FBH, zunehmend wichtige Impulse für die Zukunft der Mikroelektronik in Deutschland und Europa. Die Mitarbeit in der FMD hat daher auch im Jahr 2025 die Arbeit wesentlich geprägt. So konnten beispielsweise wichtige Anlagenbeschaffungen im Rahmen des APECS-Vorhabens (Advanced Packaging and Heterogeneous Integration for Electronic Components and Systems) angestoßen werden, welche die Pilotlinie und damit die technologischen Angebote des IHP für Wissenschaft und Wirtschaft weiter stärken.

Regional hat das IHP im Jahr 2025 die Verortung am Standort Cottbus weiter vorangetrieben. So wurde dort eine neue Forschungsgruppe gegründet, die sich mit der Entwicklung neuromorpher Hardware und KI-Beschleuniger beschäftigt. Diese Arbeitsgruppe bildet einen Schwerpunkt für zukünftige Strukturvorhaben und Kooperationen mit der BTU und außeruniversitären Partnern vor Ort im Bereich intelligenter Edge-Systeme. Damit leistet das IHP einen weiteren wichtigen Beitrag zur Dynamisierung des Forschungsstandorts Cottbus und zur wissenschaftlichen Profilierung der Lausitz.

Das vertikal ausgerichtete Forschungsspektrum verbindet Grundlagen, Technologieentwicklung und Anwendungsperspektive. Es schafft die Grundlage, um Forschungsergebnisse gezielt in gesellschaftlich relevante Anwendungen zu überführen. Im Jahr 2025 zeig-

te sich diese Stärke erneut in der wissenschaftlichen Arbeit des IHP und in zahlreichen Forschungshöhepunkten. Beispielsweise wurden mit einer neuen SiGe-EPIC-Plattform (Electronic Photonic Integrated Circuit) neue Maßstäbe hinsichtlich Bandbreiten für siliziumphotonische Lösungen gesetzt. Im Rahmen des Projekts 6G-SENSES konnte mit einer multifunktionalen ICAS-Plattform (Integrated Communication and Sensing) eine Schlüsseltechnologie für zukünftige 6G-Kommunikations- und Sensoriksysteme demonstriert werden.

Diese Leistungsfähigkeit spiegelt sich im Jahr 2025 auch in zentralen Kennzahlen wider: über 410 Mitarbeitende aus 32 Nationen arbeiteten an 94 Projekten, darunter Vorhaben der DFG, des Landes, des Bundes und der EU. Hinzu kamen Drittmittelerträge in Höhe von 37,7 Mio. €. Mit 297 Publikationen und 6 Patentneuanmeldungen, eingebettet in inzwischen 123 Patentfamilien, unterstreicht das IHP seine wissenschaftliche Exzellenz, Innovationskraft und internationale Sichtbarkeit.

Auch die IHP Solutions, eine 100-prozentige Tochter- und Verwertungsgesellschaft des IHP, schloss das Geschäftsjahr mit 11 Mio. € sehr erfolgreich ab. Dieses hervorragende Ergebnis unterstreicht einerseits die sehr gute und vertrauensvolle Zusammenarbeit zwischen dem IHP und seiner Tochtergesellschaft und zeigt andererseits die hohe Relevanz und Nachfrage nach den Forschungs- und Technologieleistungen.

Mit seiner inhaltlich-strategischen Ausrichtung ist das Institut zur erfolgreichen Bewältigung der sich weiter abzeichnenden Herausforderungen der kommenden Jahre sehr gut aufgestellt. Es leistet damit einen wichtigen Beitrag für Gesellschaft und Wirtschaft sowie zur technologischen Souveränität.

Die Leistungsfähigkeit und international führende Stellung des IHP sind das Ergebnis der Arbeit unserer Mitarbeitenden, die sich mit großer Kompetenz und Motivation täglich für das Institut engagieren. Ihnen gilt unser besonderer Dank.

Ebenso danken wir unseren Partnern aus Wissenschaft und Industrie für die vertrauensvolle und gute Zusammenarbeit. Für die große und kontinuierliche Unterstützung bedanken wir uns bei unseren Zuwendungsgebern und Ansprechpartnern vom Land Brandenburg und vom Bund.

Mit dem vorliegenden Jahresbericht möchten wir Ihnen einen Einblick in unsere Forschung und die Entwicklungen des Jahres 2025 geben und wünschen Ihnen eine anregende Lektüre.

Prof. Dr. Gerhard Kahmen

Nicolas Hübener

# Mission

Der satzungsgemäße Auftrag des IHP besteht in der Forschung und Entwicklung auf dem Gebiet der Mikroelektronik und Informationstechnologie, insbesondere mit Fokus auf neuartige siliziumbasierte Halbleitertechnologien und Hochfrequenzsysteme. Das Leistungsspektrum reicht von grundlegender Forschung bis hin zur Prototypen- und Kleinserienfertigung. Mit seiner wissenschaftlichen Arbeit und seinen technologischen Lösungen trägt das Institut zur nachhaltigen Stärkung der Wettbewerbsfähigkeit und zur technologischen Souveränität Deutschlands und Europas bei.



Zentrale Grundlage der Forschungsarbeit bildet die instituts-eigene, ISO-3-zertifizierte End-to-End-Pilotlinie, die unter industriellen Bedingungen im 24/7-Betrieb arbeitet. Auf Basis dieser Infrastruktur erforscht das IHP leistungsfähige More-than-Moore-Ansätze und CMOS+X-Technologien für zukunftsrelevante Anwendungsgebiete wie Kommunikation, autonome Systeme, Luft- und Raumfahrt, Künstliche Intelligenz und Life Sciences.

Mit seinen qualifizierten BiCMOS-Technologien und den weltweit führenden Heterobipolartransistoren (HBT) besitzt das IHP in der europäischen Forschungslandschaft ein Alleinstellungsmerkmal, das Partnern in Wissenschaft und Wirtschaft für prototypische Lösungen, z. B. als Multi-Project-Wafer (MPW)-Service, bis hin zu Kleinserien zugänglich gemacht wird.

Zu den Stärken des IHP zählt das enge Zusammenspiel der Kompetenzen in Materialforschung, Prozesstechnologie, Schaltungsdesign und Systemarchitekturen in einem vertikalen Forschungsansatz. Dieser Ansatz erlaubt die Erforschung und Schaffung von

ganzheitlichen Lösungen zu gesellschaftlich relevanten Fragestellungen mit dem Ziel der Verwertung und des Transfers in die Anwendung.

Das IHP leistet einen bedeutenden Beitrag zur Ausbildung und Förderung des wissenschaftlichen und technischen Nachwuchses. Über sämtliche Bildungsstufen engagiert sich das Institut für die Entwicklung junger Talente zur Qualifizierung von Fachkräften. Dies umfasst die Förderung von Natur- und Ingenieurwissenschaften in regionalen Schulen, die Berufsausbildung in gewerblichen und technischen Berufsbildern, die enge Zusammenarbeit in Forschung und Lehre mit Universitäten, die Durchführung von Abschlussarbeiten sowie die Förderung von Wissenschaftlerinnen und Wissenschaftlern in der Postdoc-Phase.



# Infrastruktur

Das IHP verfügt über eine leistungsfähige wissenschaftlich-technische Infrastruktur, die hervorragende Voraussetzungen für Forschung, Entwicklung und Technologietransfer schafft. Der Hauptstandort in Frankfurt (Oder), der 1999/2000 in Betrieb genommen wurde, bildet mit 390 Büroarbeitsplätzen, 44 Laboren, einem 1.500 m<sup>2</sup> großen Reinraum (Klasse 3 nach DIN EN ISO 14644-1) sowie Besprechungs- und Konferenzräumen das infrastrukturelle Zentrum des Instituts. Diese Ausstattung ermöglicht

es, Forschungs- und Entwicklungsaktivitäten über weite Teile der Wertschöpfungskette hinweg an einem Standort zu bündeln und wissenschaftliche Ergebnisse effizient in verwertbare Lösungen zu überführen. Durch ein zusätzliches Gebäude mit Büro- und Besprechungsräumen in direkter Nachbarschaft, das seit 2023 dem Institut zur Nutzung überlassen wurde, konnte auch der mit dem Wachstum verbundene Raumbedarf am Standort Frankfurt (Oder) bedarfsgerecht gedeckt werden.



## Frankfurt (Oder)

### Cottbus



In Cottbus verfolgt das IHP im Rahmen des Vorhabens „Leibniz@Lausitz“ den Aufbau eines dauerhaften Standorts für mehrere Leibniz-Institute. Ziel ist die interdisziplinäre Forschung zu Themen mit hoher Passfähigkeit zu den Profillinien und in direkter Nachbarschaft der BTU Cottbus-Senftenberg und weiteren außeruniversitären Partnern des DLR und der Fraunhofer-Gesellschaft. Bereits seit Juli 2023 nutzt das IHP dafür angemietete Räumlichkeiten vor Ort. Für den Neubau des Labor- und Bürogebäudes wurden 2025 erste Machbarkeitsstudien als Basis für die weitere Planung erarbeitet. Mit Leibniz@Lausitz leistet das IHP einen wichtigen Beitrag zur weiteren Profilierung des Wissenschafts- und Innovationsstandorts Cottbus und zu einem erfolgreichen Strukturwandel der Region.

### Berlin




Mit angemieteten modernen Büroräumen im direkten Umfeld der TU Berlin stärkt das IHP seine Präsenz im Berliner Wissenschaftsraum und unterstützt die enge Vernetzung mit universitären Partnern. Darüber hinaus wird den Mitarbeitenden, die teilweise täglich aus dem Berliner Raum nach Frankfurt (Oder) pendeln, ein Anlaufpunkt in der Nähe ihres Wohnorts und eine Alternative zum Homeoffice geboten.

## Zahlen und Fakten

# 412

Mitarbeitende


aus 32 Nationen




- davon 194 Wissenschaftler/innen
- davon 18 Auszubildende
- davon 43 Studierende

# 72,6

Budget in Mio.



- Institutionelle Förderung: 34,9 Mio. €
- Drittmittelträge:
  - EU-Förderung: 7,6 Mio. €
  - Förderung Bund: 11,1 Mio. €
  - Förderung Land Brandenburg: 1,2 Mio. €
  - DFG-Förderung: 1,3 Mio. €
  - Wirtschaft und Technologietransfer: 16,5 Mio. €



# 297

Publikationen


- davon 88 Journalartikel

# 123

Patentfamilien



- davon:
- 6 Neuanmeldungen



Projekte

# 94

- davon:
- DFG-Projekte: 15
  - EU-Projekte: 25
  - Bundes- & Landesprojekte: 34

---

# Gremien der IHP GmbH

---

## Aufsichtsrat

### **Dr. Nikola Sander**

Vorsitzende (bis 31.03.2025)  
Ministerium für Wissenschaft, Forschung und Kultur  
Land Brandenburg, Potsdam

### **Dr. Michael Rafii** Stellv. Vorsitzender

Bundesministerium für Forschung, Technologie und Raumfahrt,  
Bonn

### **Antje Fischer**

Ministerium der Finanzen und für Europa des Landes  
Brandenburg, Potsdam

### **Dr. Gunter Fischer**

IHP GmbH, Frankfurt (Oder)

### **Prof. Dr. Gesine Grande**

Brandenburgische Technische Universität Cottbus-Senftenberg,  
Cottbus

### **Gabi Grützner**

micro resist technology GmbH, Berlin

### **Dr. Walter Riess**

IBM Research, Zürich

### **Prof. Dr. Eckhard Grass**

IHP GmbH, Frankfurt (Oder)  
(bis 25.08.2025)

### **Dr. Markus Ulbricht**

IHP GmbH, Frankfurt (Oder)  
(seit 26.08.2025)

### **Prof. Dr. Robert Weigel**

Friedrich-Alexander-Universität Erlangen-Nürnberg,  
Erlangen/Nürnberg

## Wissenschaftlicher Beirat

### **Dr. Klaus Pressel**

Vorsitzender (bis 30.06.2025)  
Infineon Technologies AG, Regensburg

### **Prof. Dr. Friedel Gerfers**

Vorsitzender (seit 01.07.2025)  
Technische Universität Berlin, Berlin

### **Prof. Dr. Kirsten E. Moselund**

Stellv. Vorsitzende  
École polytechnique fédérale de Lausanne (EPFL), Lausanne

### **Prof. Dr. Wolfgang Bösch**

Technische Universität Graz, Graz

### **Dr. Tim Gutheit**

Infineon Technologies AG, Neubiberg

### **Prof. Dr. Amelie Hagelauer**

Fraunhofer EMFT, München

### **Prof. Dr. Thomas Mikolajick**

NaMLab gGmbH, Dresden

### **Dr. Gabriel Kittler**

X-FAB Semiconductor Foundries GmbH, Erfurt

### **Prof. Dr. Stefan Remy**

Leibniz-Institut für Neurobiologie, Magdeburg

### **Prof. Dr. Rainer Leupers**

RWTH Aachen, Aachen

# WIR AM IHP






## Science Slam

Ein Science Slam ist ein Format der Wissenschaftskommunikation, bei dem Forschende ihre Themen innerhalb von zehn Minuten unterhaltsam und allgemeinverständlich präsentieren. Das IHP-Format wird moderiert und in eine übergreifende Story eingebettet. Die Veranstaltung fand vor Ort statt und wurde online übertragen und aufgezeichnet. Ziel des Formats ist die Verbesserung der Präsentationskompetenzen der Wissenschaftlerinnen und Wissenschaftler, die Popularisierung von MINT-Themen sowie die Stärkung des Teambuildings innerhalb des Instituts. Das Format wird auch bei internen und externen Veranstaltungen eingesetzt, z. B. beim Tag der offenen Tür, den Frankfurter Digitaltagen oder den Leibniz MMS Days.



## Tag der Frauen in der Wissenschaft

Auch im Jahr 2025 besuchten Gruppen zu verschiedensten Anlässen das Institut. Unter anderem veranstaltete das IHP anlässlich des Internationalen Tages der Frauen und Mädchen in der Wissenschaft am 11. Februar ein vielfältiges Programm zur Stärkung von Schülerinnen und Studentinnen sowie zur Förderung von MINT-Fächern. Ein Vormittagsprogramm für 20 Schülerinnen aus Frankfurt (Oder) bot Vorträge, Laborbesuche, Reinraumführungen und einen Science Slam. Am Nachmittag fand eine Podiumsdiskussion mit renommierten Wissenschaftlerinnen zu Karrierewegen, Gleichstellung, Mentoring und Vielfalt statt. Den Abschluss bildete die Filmvorführung „Picture a Scientist“. Die Veranstaltung wurde durch IHP und IHP Solutions ermöglicht.



01/2025

## TAICHIP Winterschule



Die erste TAICHIP Winter School fand vom 10. bis 12. Februar 2025 am IHP statt und förderte im Rahmen des EU-Projekts TAICHIP den Wissensaustausch im KI-gesteuerten Chipdesign. 42 Teilnehmende aus sieben Ländern diskutierten unter dem Leitthema „Zuverlässige Hardware-Infrastruktur für zukünftige KI-Chips“ aktuelle Forschungsfragen. Das Programm umfasste Hauptvorträge, Fachsitzungen, ein Doktorandenforum sowie Labor- und Reinraumbesuche. Die Veranstaltung bot eine internationale Plattform für Austausch, Vernetzung und neue Kooperationen und bildete den Auftakt einer vierteljährlichen europäischen Winterschulreihe.


## Wolfgang Mehr Fellowship Award

Am 20. Februar erhielt Prof. Dr. Andrea Hofmann den Wolfgang Mehr Fellowship Award des IHP für ihre herausragenden Beiträge zur Halbleiterphysik. Ihre Forschung zu Transportmessungen bei kryogenen Temperaturen verbessert das Verständnis zentraler Phänomene wie Spin-Bahn-Wechselwirkung, Quanten-Hall-Effekt und Proximitisierung von Halbleitern mit Supraleitern. Prof. Dr. Hofmann promovierte 2017 an der ETH Zürich und ist seit 2021 Tenure-Track-Assistenzprofessorin an der Universität Basel. Der Preis würdigt wissenschaftliche Exzellenz in strategischen Forschungsfeldern des IHP und ist mit einer Kooperation zu Germanium-Quantenfilmstrukturen verbunden.



## Kooperation Universität Nagoya

Das IHP arbeitet seit vielen Jahren eng mit der japanischen Universität Nagoya zusammen. Die Partnerschaft umfasst Forschungsk Kooperationen in der SiGe-Epitaxie, Nanotechnologie sowie Halbleiter- und optoelektronischen Bauelementen und einen intensiven Austausch von Wissenschaftlerinnen, Wissenschaftlern und Studierenden. Im Fokus stehen neue Epitaxietechniken und -methoden zur Optimierung der Halbleiterschnittstellen, die Lumineszenzeigenschaften von SiGe-Nanostrukturen sowie innovative Lösungen für Sub-10-nm-Technologien. Ein wichtiger Meilenstein war die Ernennung von Dr. Yuji Yamamoto zum Gastprofessor in Nagoya.



Die Zusammenarbeit soll künftig weiter ausgebaut werden, unter anderem im Rahmen der ASPIRE-Initiative.

## Internationale Messen

Im Jahr 2025 präsentierte sich das IHP auf insgesamt sieben Fachmessen im In- und Ausland und unterstrich damit seine internationale Sichtbarkeit.



Zu den wichtigsten Stationen zählten das International Microwave Symposium in San Francisco, eines der weltweit renommiertesten Foren für Hochfrequenztechnik, sowie die European Microwave Week in Utrecht, eine zentrale europäische Plattform für Mikrowellen- und Hochfrequenztechnik. Zudem war das Institut erneut auf der RADECS in Antwerpen vertreten, die sich auf strahlungsgehärtete Elektronik für Raumfahrtanwendungen spezialisiert und damit unmittelbar an die Forschungsschwerpunkte des IHP anknüpft.

05/2025

## Zukunftstag in Brandenburg



Zum Zukunftstag 2025 öffnete das IHP erneut seine Türen. 19 technikinteressierte Schülerinnen und Schüler aus Brandenburg nahmen an Vorträgen, Workshops sowie einem Karriere-Speed-Dating teil und erhielten Einblicke in Berufsfelder in Forschung, Administration, Mechatronik und Mikrotechnologie. Ergänzt wurde das Programm durch Labor- und Reinraumbesuche sowie praktische Lötübungen. Die Veranstaltung bot frühe Orientierung für mögliche Karrierewege in der Mikroelektronik und unterstrich das Engagement des IHP in der Nachwuchsförderung.


## EU-Chipdesign-Plattform

Ein von imec koordiniertes Konsortium aus zwölf europäischen Partnern wurde im Rahmen des European Chips Act ausgewählt, die EU-Chipdesign-Plattform zu entwickeln. Die von Chips JU finanzierte Plattform erleichtert fabriklosen Start-ups, kleinen und mittleren Unternehmen und Forschungseinrichtungen den Zugang zu Design-Infrastruktur, Schulungen und Kapital. Über eine cloudbasierte Umgebung sollen Ressourcen effizient bereitgestellt werden. Das IHP ist federführend bei der Integration und Förderung von Open-Source-EDA-Tools. Die Initiative wird auch Open-Source-kompatible PDKs, IP-Bibliotheken und umfassende Schulungsprogramme bereitstellen, um Innovationen zu beschleunigen und Markteintrittsbarrieren zu senken.



## Landesolympiade Physik

Am 5. Juni 2025 fand im IHP die Siegerehrung der 35. Landesolympiade Physik Brandenburg statt. 53 Schülerinnen und Schüler aus 12 Schulen hatten sich qualifiziert. Die Finalrunden mit theoretischen und praktischen Aufgaben wurden zuvor am Carl-Friedrich-Gauß-Gymnasium ausgetragen. Im IHP folgten Begrüßung, Impulsvortrag und Laborführungen, die Einblicke in Reinraum, MBE- und Spektroskopie-Labore boten. Während der Ehrung wurden Leistungen und langjähriges Engagement gewürdigt. Die Olympiade unterstrich die enge Kooperation zwischen Schule und Forschung und ihre Bedeutung für die Nachwuchsförderung in Brandenburg.



06/2025

## FSiC Konferenz



Vom 2. bis 4. Juli 2025 fand im IHP die fünfte Free Silicon Conference statt. Sie ist eine der wichtigsten europäischen Veranstaltungen zu offenen Designtools und dem freien Ökosystem für die Entwicklung integrierter Schaltkreise. Ingenieure, Wissenschaftler sowie Vertreter aus Industrie und Politik betonten die Bedeutung offener EDA-Tools und offenen Bibliotheken für technologische Souveränität. An drei Tagen gab es über 30 Vorträge, Workshops und Diskussionen. Labor- und Reinraumbesichtigungen ergänzten das Programm. Die Organisatoren, das IHP und die Free Silicon Foundation, hoben hervor, dass Offenheit und Wissensaustausch zentrale Grundlagen für Innovationen in der Halbleiterbranche sind.


## Joint Lab Sabanci Universität

Das IHP und die Sabanci-Universität in Istanbul bauen ihr Joint Lab, Grundlage der Zusammenarbeit seit 2007, weiter aus. Seit April 2024 umfasst es auch integrierte Hochfrequenzschaltungen. Im Juni 2025 arbeiteten Studierende während Praktika an Projekten im Zusammenhang mit dem Entwurf von integrierten Schaltungen für Hochfrequenz-, Digital- und Mischsignale sowie Gerätemodellierung und entwickelten das „Virtuelle Labor“ weiter. Am 29. August 2025 besuchte eine Delegation das Institut. Beide Seiten betonten die erfolgreiche Bilanz mit zahlreichen Praktika, Publikationen und gemeinsamen Projekten. Die Leitungsebenen bekräftigten ihren Wunsch, die Zusammenarbeit künftig weiter zu diversifizieren.



## Tag der offenen Tür

Am 13. September 2025 lud das IHP zum alljährlichen Tag der offenen Tür ein. Nach der Eröffnung folgten Labor- und Reinraumführungen in mehreren Formaten sowie Angebote in polnischer Sprache. Science Slams und „Meet the IHP“ machten Forschung und Arbeitsalltag am Institut persönlich erfahrbar. Abteilungen, Joint Labs und Partner stellten Karriere- und Ausbildungswege vor; ein Bewerbungsscheck ergänzte das Programm. Jüngere Gäste konnten die Kinderuniversität zum Thema Schall besuchen



## Freunde des IHP



Der Förderverein „Freunde des IHP e. V.“ stärkte auch im Jahr 2025 mit öffentlichen Vorträgen und Preisverleihungen die regionale Sichtbarkeit

des Instituts. Am 7. Mai sprach Dr. Ing. Steffen Ortmann, Wissenschaftskordinator an der Medizinischen Universität Lausitz – Carl Thiem in Cottbus, zum Thema „(Micro-)Tech in einer vernetzten Gesundheitsversorgung“.

Am 25. Juni wurden erneut Forschungspreise für Schülerinnen und Schüler, Nachwuchspreise für Studierende sowie der Promotionspreis vergeben. Teil der Festveranstaltung war ein Vortrag von Sebastian Murgul, CEO der Klangio GmbH, unter dem Titel „Vom Frühstücksroboter zur Musik-KI – Wie Tüfteln zum Beruf wurde“.

## Rekordgeschwindigkeit

Das Wachstum datenintensiver KI-Rechencluster treibt die Silizium-Photonik voran, doch bestehende Plattformen stoßen an Bandbreitengrenzen. Forschende am IHP haben die weltweit erste Silizium-Germanium-Photonik-Plattform vorgestellt, die diese Engpässe überwindet. Sie ermöglicht Elektroabsorptionsmodulatoren mit einer extrapolierten 3-dB-Grenzfrequenz von 140 GHz und Fin-Photodioden mit extrapolierten Bandbreiten bis zu 200 GHz Bandbreite. Die Plattform integriert Modulatoren und Detektoren in einem Prozessablauf und basiert auf einer neu entwickelten SiGe-Delta-Epitaxie. Perspektivisch soll sie mit BiCMOS-Technologien kombiniert werden, um ultraschnelle, energieeffiziente optische Verbindungen für KI- und



Hochleistungsrechner bereitzustellen. Veröffentlicht wurden die Ergebnisse in der renommierten Nature Communications.

12/2025

## Sensornetztag



Unter dem Motto „Sensorsysteme für die Energiewende“ fand der 14. Brandenburger Sensornetztag am 25. November 2025 im IHP statt. Im Mittelpunkt standen Forschungsergebnisse und praxisnahe Lösungen für Monitoring, Prozessoptimierung und Energiemanagement. Weitere Themen waren Energie- und Umweltdaten, intelligente Sensorik, KI-basierte Auswertung und digitale Ansätze für die Energiewende. Das Programm umfasste Fachvorträge, Diskussionsrunden und Reinraumführungen. Die an Unternehmen, Forschende sowie Interessierte gerichtete Veranstaltung wurde gemeinsam mit der Wirtschaftsförderung Brandenburg, der IHK Ostbrandenburg, der Investor Center Ostbrandenburg GmbH und der Stadt Frankfurt (Oder) organisiert.

## APECS-Förderung

Das Land Brandenburg unterstützt das IHP mit 4,11 Mio. € beim Aufbau der APECS-Pilotlinie im Rahmen des European Chips Act. APECS ist Teil einer europäischen Initiative zur Stärkung der Halbleiterkompetenzen und zur Verringerung von Abhängigkeiten. Das IHP arbeitet mit dreizehn Instituten der Fraunhofer-Gesellschaft und dem Ferdinand-Braun-Institut an neuen Verbindungs- und Integrationsverfahren für leistungsfähigere und energieeffiziente Mikrosysteme. Ziel ist es, technologische Schlüsselkompetenzen im Advanced Packaging aufzubauen und Innovationen schneller in industrielle Anwendungen zu überführen. Insgesamt erhält das IHP bis 2029 rund 33 Mio. € für seine Beiträge zur APECS-Pilotlinie.





# FORSCHUNG

Das IHP erforscht und entwickelt siliziumbasierte Systeme, Höchstfrequenz-Schaltkreise und -Technologien einschließlich neuer Materialien. Es realisiert damit prototypische Lösungen für Anwendungsbereiche wie die drahtlose und Breitbandkommunikation, Sicherheit, Medizintechnik, Raumfahrt, Mobilität und Industrieautomatisierung.

Als Leibniz-Institut arbeitet das IHP an langfristigen, strategischen Forschungsaufgaben. Dabei verbindet es gezielt grundlegende mit angewandter Forschung. Durch seine Pilotlinie mit den eigenen, sehr leistungsfähigen SiGe-BiCMOS-Technologien ist es in der Lage, komplexe Lösungen durch innovative und industriell relevante Prototypen zu demonstrieren. Erarbeitete Technologien werden schnell auf ein hohes Niveau gebracht, um sie als forschungsbasierten Service anbieten zu können.

Das IHP zeichnet sich durch sein vertikales Forschungskonzept aus, welches durch eine enge Verzahnung von Kompetenzen über die Abteilungsgrenzen hinweg die Lösung von Problemstellungen ganzheitlich ermöglicht. Ein zentrales Ziel des Instituts ist es, in diesen Kernkompetenzen eine führende internationale Position einzunehmen und diese langfristig beizubehalten. Durch die aufeinander abgestimmte Zusammenarbeit der Kernkompetenzen Materialforschung, Prozesstechnologie, Schaltkreisdesign, Systemarchitekturen und drahtlose Systeme werden Synergieeffekte erreicht, die zu vertikal optimierten Lösungen führen.

Ein markantes Beispiel für eine solche Kernkompetenz ist die SiGe-BiCMOS-Technologie einschließlich der Fähigkeit, Partnern unter industrienahen Bedingungen zuverlässig Prototypen und Kleinserien verfügbar zu machen. Diese besondere Kombination aus technologischer Exzellenz und industrieller Anwendungsnähe ist ein Alleinstellungsmerkmal des IHP.



# Materialien für die Mikro- und Nanoelektronik

Die Abteilung Materials Research am IHP entwickelt neue Materialien für die Mikro- und Nanoelektronik und verbindet Grundlagenforschung mit CMOS-kompatiblen Anwendungen. Zentrale Ergebnisse sind die skalierbare Integration von Graphen und 2D-Materialien über Pilotlinien sowie Beiträge zu halbleiterbasierten Quantentechnologien mit dem Ziel skalierbarer Qubit-Architekturen. Memristive Bauelemente ermöglichen zudem energieeffiziente Ansätze für neuromorphes und In-Memory-Computing. Viele Entwicklungen befinden sich jedoch noch im Pilot- oder Demonstratorstadium, wobei Skalierung und Systemintegration zentrale Herausforderungen bleiben. Insgesamt stärkt die Abteilung die Rolle des IHP als Schnittstelle zwischen Materialinnovation und Anwendungen in KI, Sensorik und Quantentechnologie.

Abteilungsleitung: **Prof. Christian Wenger**

In der Abteilung Materials Research werden neue Materialien für die Nano- und Mikroelektronik untersucht. In den vier Arbeitsgruppen der Abteilung werden vielversprechende Ansätze der Materialwissenschaft für zukünftige Bauelemente in der Mikroelektronik identifiziert und erforscht. Das Forschungsprogramm umfasst daher ein weites Spektrum: von der Grundlagenforschung in den Materialwissenschaften bis zur angewandten Forschung an modernen Bauelementen. In komplexen Bauelementen wird eine Vielfalt heterogener Materialsysteme zur analogen, digitalen, neuromorphen, quantenmechanischen und optischen Signal- und Datenverarbeitung zusammengeführt. Zudem werden die Forschungsaktivitäten im Bereich der Sensorik mit Blick auf den zukünftigen Standort Cottbus ausgebaut.

Durch die enge Zusammenarbeit der Abteilungen bietet das IHP eine gute Ausgangsposition für Innovationen in gesellschaftlich relevanten Bereichen wie Umwelttechnologien, KI, Mobilität, Kommunikation und Raumfahrt. Die Forschungstätigkeiten der Abteilung sind in vier Arbeitsgruppen organisiert, deren Projekte sowohl Themen der Grundlagen- als auch der Anwendungsforschung beinhalten.

## 2D Materialien

Aufgrund seiner besonderen elektrischen Eigenschaften ist Graphen ein sehr interessantes Material, sowohl für optische als auch elektrische Anwendungen. Um Graphen in der multi-

funktionalen Mikroelektronik zu integrieren, müssen große Flächen von Graphen ohne Falten, Risse oder Verunreinigungen auf Siliziumsubstraten abgeschieden werden.

Die 8"-Graphen-CVD-Anlage (Chemical Vapour Deposition) im IHP-Reinraum wird in enger Zusammenarbeit mit der Abteilung Technologie betrieben. Hierbei erwarb das IHP in den vergangenen Jahren durch erfolgreiche Arbeiten zur Graphen-Integration in die Si-Technologie große wissenschaftlich-technologische Aufmerksamkeit, wobei die Arbeiten zur Graphensynthese auf 8"-basierten Germaniumschichten zur Vermeidung von Metallkontaminationen in Siliziumprozessen durchgeführt wurden.

Um die außergewöhnlichen elektronischen Eigenschaften von Graphen in realen Bauelementen nutzen zu können, muss die elektronische Kopplung mit dem umgebenden Material jedoch stark reduziert werden. Hexagonales Bornitrid (hBN), ein weiteres 2D-Material, ist für diesen Zweck sehr vielversprechend. Es könnte sowohl zur Isolierung von Graphen vom Substrat als auch als Gate-Dielektrikum verwendet werden. Obwohl durch mechanische Exfoliation und Transfer erhaltene Bauelemente die Möglichkeiten von Graphen/hBN-Heterostrukturen bestätigten, muss noch eine skalierbare und zuverlässige Wachstumstechnik demonstriert werden. Hierfür werden neue CVD-Prozesse entwickelt, welche die Abscheidung von Graphen/hBN-Strukturen ermöglichen sollen.

Aufbauend auf dem Fundament des Projekts 2D Experimental Pilot Line (2D-EPL) verfolgt das 2D Pilot Line-Projekt das Ziel, das

europäische Ökosystem bei der Entwicklung relevanter Integrationsmodule für Prototyping-Dienstleistungen in der Photonik und



Abbildung 1: Wissenschaftler/innen der Arbeitsgruppe 2D-Materialien

Elektronik weiter zu stärken, die Technologie gezielt weiterzuentwickeln und zentrale Informationen bereitzustellen, die den industriellen Transfer unterstützen. Das Hauptziel der Pilotlinie besteht darin, die Fertigung von 2D-Materialien in einer industriell relevanten Fab-Umgebung weiterzuentwickeln und den Zugang zur 2D-Pilotlinie langfristig zu sichern. Das Dienstleistungsangebot umfasst die Vorbereitung relevanter Process Design Kits (PDKs) und Multi-Project-Wafer (MPW)-Angebote, die ein wesentlicher Bestandteil des Outreach-Plans dieses Projekts sind. Der große Anwendungsbereich für 2D-Materialien und die breite Differenzierung der Anforderungen an die Materialeigenschaften machen die Entwicklung einer solchen Pilotlinie sehr anspruchsvoll. Daher ist im Rahmen des 2D-PL-Projekts der Schwerpunkt für die Modulreifung auf photonische und elektronische Bauelemente und Schaltkreise ausgerichtet, die akademische Einrichtungen, Forschungszentren, KMU und größere Unternehmen erreichen.

Moderne Technologien wie das Internet of Things und die kommenden 5G/6G-Netze erfordern Computersysteme, die schneller sind, weniger Energie verbrauchen und große Datenmengen effizient verarbeiten können. Um diesen Anforderungen gerecht zu werden, sind neue Materialien und Ansätze erforderlich. Graphen und andere zweidimensionale Materialien bieten hier eine leistungsstarke Lösung. Sie können Licht mit unglaublicher Geschwindigkeit und Präzision steuern und verbrauchen dabei nur sehr wenig Energie – sie reagieren in nur Femtosekunden (ein Millionstel einer Milliardstel Sekunde). Um diese Materialien jedoch in eine reale Computerplattform zu integrieren, müssen sie mit der bestehenden Siliziumtechnologie, insbesondere mit CMOS-kompatiblen Siliziumnitrid, kombiniert werden, das geringe Signalverluste aufweist. Diese Kombination eröffnet die Möglichkeit, kompakte, energieeffiziente und schnelle optische Schaltkreise für allgemeine Rechen- und Speicherzwecke zu entwickeln – ohne auf Elektronik angewiesen zu sein. Das EU-GATEPOST-Projekt zielt darauf ab, ein solches graphenbasiertes System

unter Verwendung einer realen CMOS-Pilotproduktionslinie zu entwickeln und zu testen. Zu den bemerkenswerten Errungenschaften zählen die Simulation, der Entwurf und die Entwicklung integrierter photonischer Schaltungen, die Etablierung von Methoden zur Integration von Graphen in CMOS-Pilotlinien, die Erstellung eines wiederverwendbaren photonischen Design-Kits (PDK) und die Weiterentwicklung von optischen Frequenzkämmen auf Basis von Mikroresonatoren. Zusammengefasst fördern diese Innovationen die Realisierung skalierbarer, energieeffizienter und leistungsstarker photonischer Systeme, die in den Bereichen Cybersicherheit, Telekommunikation und neuromorphes Computing eingesetzt werden können. Es handelt sich um eine gemeinsame Forschungsaktivität der Abteilungen Materials Research und Technology.

## Halbleiter-Quantenmaterialien

Diese Arbeitsgruppe beschäftigt sich mit der Integration von Halbleitermaterialien der Gruppe IV (Germanium, SiGe und CSiGeSn) in die Siliziumtechnologie, deren optoelektronische Eigenschaften denen von Silizium im Bereich photonischer und THz-Anwendungen überlegen sind.

Seit einigen Jahren erforscht und entwickelt die Arbeitsgruppe spinbasierte Qubits in SiGe-Heterostrukturen und gewinnt mit ihren Ergebnissen zunehmend wissenschaftliche Sichtbarkeit in diesem Bereich. Hierzu wurde in 2021 ein großes BMBF-Projekt (QUASAR) eingeworben. Das IHP ist zudem Partner im EU-Flagship QLSI. In beiden Projekten teilen sich die Abteilungen Materials Research und Technology die Forschungsaufgaben. Das Forschungszentrum Jülich, die RWTH Aachen und das IHP bündeln zudem ihre komplementären Kompetenzen auf dem Gebiet der Halbleiter- und Quantentechnologie.

Gemeinsam wollen sie künftig im Rahmen einer langfristigen Kooperation an der Entwicklung skalierbarer Halbleiter-Quantenbits arbeiten, die Quantencomputer mit halbleiterbasierten Qubits möglich machen. Durch die nun geschlossene Vereinbarung soll diese Kooperation verstetigt werden, unter anderem durch den Aufbau eines gemeinsam betriebenen Joint Labs (Start des Joint Labs im September 2024). Das IHP bringt darin seine Kompetenzen im Wachstum von Heterostrukturen und in der Qubit-Fabrikation auf der Basis von Ge/SiGe- und Si/SiGe-Verbindungen ein. Das Forschungszentrum Jülich und die RWTH Aachen verfügen komplementär dazu im Rahmen des gemeinsamen JARA Institutes für Quanteninformation über ausgewiesene Expertise auf dem Gebiet der Device-Konzeptionierung, Charakterisierung und Qubit-Demonstration.

Das IHP unterstützt das europäisch geförderte Nachfolgeprojekt „Quantum Computing – Large Scale Integration 2“ (QLSI 2), welches im Rahmen von „Horizont Europa“ die gesamte Wertschöpfungs- und Lieferkette im Bereich halbleiterbasierter

Quantenprozessoren abbilden will. Dabei sollen die Entwürfe, die Fabrikation und Charakterisierung von Bauteilen sowie die Hochskalierung auf bis zu 200 Qubits realisiert werden. Über einen Unterauftrag liefert das IHP State-of-the-Art-SiGe-Heterostrukturen und bestätigt mittels Magneto- und Quantentransportmessungen die bereits demonstrierte hohe Qualität der aktiven Silizium-Quantentöpfe.

Des Weiteren wird das innovative quaternäre CSiGeSn Materialsystem, das für künftige Gruppe-IV-Halbleiter-Optoelektronik großes Potential birgt, intensiv erforscht.

Hierbei ist das Wachstum von CSiGeSn-Schichtsystemen entsprechender Qualität auf Silizium eine hohe Herausforderung. Die flexible Halbleiterlegierung GeSn ermöglicht es, die adressierbare Wellenlänge durch Anpassung der Sn-Konzentration präzise einzustellen. Als Herstellungsmethode wurde dazu die Molekularstrahlepitaxie verwendet. In den Laboren der Abteilung Materials Research werden begleitend die strukturellen, chemischen und optischen Eigenschaften von verspanntem CSiGeSn in einem Multiskalen-Ansatz (von der atomaren zu Mikrometer-Skala) untersucht. Komplementär dazu besteht auch hier eine enge Kollaboration mit dem Forschungszentrum Jülich, welches proof-of-concept Bauteile auf Basis der gewonnenen Erkenntnisse fertigt. Es wurde von der DFG ein Folgeprojekt „GeSn II“ bewilligt, sodass die Studien fortgeführt werden.

Die Kontrolle und Herstellung von Verspannungs- und Segregationseigenschaften von Mikro- und Nano-Heterostrukturen zur weiteren Leistungssteigerung des Materials nimmt eine zentrale Rolle in dieser Arbeitsgruppe ein. Daher besteht eine langjährige Zusammenarbeit insbesondere mit der European Synchrotron Radiation Facility (ESRF). Dort werden hochmoderne nanofokussierte Röntgenbeugungs- sowie atomistische Spektroskopieexperimente durchgeführt, um diese strukturellen Eigenschaften auf Bauteilebene analysieren, simulieren und anpassen zu können.

## Adaptive Materialien

Memristive Bauelemente weisen eine variable widerstandsbasierte Speicherfunktion auf. Von besonderem Interesse ist diese Art von Bauelementen als schaltbares Element für nichtflüchtige RRAM-Speicher, aber auch für den Bereich der analogen neuronalen Schaltungstechnik bzw. energieeffizientes In-Memory Computing. In der neuronalen Schaltungstechnik eröffnen die memristiven Bauelemente die Möglichkeit, die derzeitigen bestehenden Hürden digitaler Datenverarbeitung im Bereich kognitiver Aufgabenstellungen, wie z. B. der Mustererkennung, zu überwinden. Im Mittelpunkt der Forschungsstrategie steht die Entwicklung der memristiven Bauelemente für zukünftige elektronische Schaltungen mit starker Orientierung an biologischen Systemen.

Ziele des gemeinsamen DFG-Projekts mit der Friedrich-Alexander-Universität Erlangen-Nürnberg, HYB-RISC, sind sowohl

grundlegende technologische Untersuchungen auf technologischer und computerarchitektonischer Seite für die Realisierung eines stromsparenden Edge- oder IoT-Prozessors (Internet der Dinge) mit nichtflüchtigem Speicher (NVP). Die Energiespareigenschaften dieses neuen Prozessors beruhen auf einem Hybridspeicher, der einen nichtflüchtigen resistiven Random-Access-Speicher (RRAM) mit einem flüchtigen statischen RAM (SRAM) kombiniert.

Selbstbewusstsein ist eine natürliche Tendenz des Menschen. Dieses Selbstbewusstsein wird vom menschlichen Gehirn auf der Grundlage verschiedener Eingaben verarbeitet, die von den Sinnesorganen des Körpers empfangen werden. Die Nachahmung dieser Funktionalität auf einer elektronischen Plattform – auch als neuromorphes Computing bezeichnet – kann zu hochintelligenten Maschinen führen, die in vielen alltäglichen Aktivitäten eingesetzt werden könnten, von autonomen Autos bis hin zu intelligenten Navigationsassistenten. Neuromorphes Computing steht jedoch vor mehreren Herausforderungen, darunter Energieeffizienz, Zuverlässigkeit und Sicherheit. Im Rahmen des MSCA-Doktorandennetzwerks wollen wir mit dem Projekt REACT eine neuromorphe Plattform entwickeln, die auf Energieeffizienz, Sicherheit und Zuverlässigkeit ausgelegt ist. Das Projekt sieht die Ausbildung von 15 Doktoranden in interdisziplinären Bereichen wie Materialwissenschaften, Gerätephysik, Computerarchitektur, Hardware-Prototyping, Compiler, Simulations- und Emulationsframeworks, Sicherheit, Zuverlässigkeit und Verifizierbarkeit vor.

Im DFG-Projekt MuCoRe untersucht das IHP gemeinsam mit der Universität Rostock neue Möglichkeiten zur Nutzung von RRAM in Verbindung mit FPGAs. Die hohe Dichte RRAM-basierter Speicher und Strukturen ermöglicht neuartige Designs, insbesondere die praktische Umsetzung sogenannter Multi-Context-FPGAs (MC-FPGAs). Diese Field-Programmable Gate Arrays ermöglichen mehrere Hardwarekonfigurationen auf einem einzigen Chip. Im Gegensatz zu herkömmlichen FPGAs, die nur als Ganzes rekonfiguriert werden können, können MC-FPGAs den Chip in mehrere virtuelle FPGAs oder Kontexte mit jeweils unabhängigen Konfigurationsbitströmen aufteilen. MC-FPGAs bieten potenzielle Vorteile wie Parallelität für



Abbildung 2: Hall Labor am IHP

eine hohe Rechenleistung und Redundanz für eine zuverlässige und fehlertolerante Datenverarbeitung, da mehrere Hardwarekonfigurationen auf einen einzigen FPGA abgebildet werden können. Darüber hinaus verfügen MC-FPGAs über die einzigartige Fähigkeit, die FPGA-Struktur während der Laufzeit schnell neu zu konfigurieren. Dies ermöglicht ein schnelles Umschalten zwischen Kontexten, was besonders in dynamischen Umgebungen von Vorteil ist.

Die moderne Weltraumlandschaft hat sich in den letzten Jahren rasant verändert, angetrieben durch neuartige Systemparadigmen und beispiellose Möglichkeiten für Forscher auf der ganzen Welt. Mit dem Eintritt vieler Universitäten und privater Unternehmen in diesen Bereich liegt der Schwerpunkt nicht mehr nur auf gigantischen Missionen, die von Weltraumagenturen koordiniert werden, sondern hat sich auf kleinere und häufigere Projekte ausgeweitet, bei denen neue Bauelemente und unerforschte Technologien leichter eingesetzt werden können. Diese neue Welle im Weltraumrennen, manchmal auch als Space 2.0 bezeichnet, verspricht Innovationen in vielen wissenschaftlichen und humanitären Bereichen. Ein hervorragendes Beispiel dafür ist die Initiative „Internet of Space“ (IoS), die vom IEEE und mehreren Unternehmen ins Leben gerufen wurde und darauf abzielt, ländliche und Entwicklungsregionen weltweit über Konstellationen von Mikrosatelliten in der erdnahen Umlaufbahn (LEO) mit Informationen mit hoher Bandbreite zu versorgen. Der

Weltraum ist aufgrund extremer thermischer Bedingungen und unvorhersehbarer Strahlungsereignisse eine extrem raue Umgebung für mikroelektronische Schaltungen. Dank der Verwendung von Ionen anstelle von Elektronen als Informationsträger sind neuartige memristive Speicher wie resistive Random-Access-Memories (RRAMs) weniger empfindlich gegenüber Weltraumstrahlung und daher sehr vielversprechende Kandidaten für diesen Bereich. Darüber hinaus sind RRAMs nichtflüchtige Speicher, sodass ihre Verwendung als eingebettete Speicherbank für eine Prozessoreinheit im Falle eines Stromausfalls von entscheidender Bedeutung sein kann und während des Hochfahrens nach einer Ruhephase Strom sparen kann. Schließlich ermöglicht ihre Fähigkeit, Multi-Bit-Informationen auf quasi-analoge Weise zu speichern, flächen- und energieeffiziente In-Memory-Rechenoperationen. Diese Fähigkeit ist für Weltraumanwendungen äußerst attraktiv und wird im DFG-Projekt LEOMEM gemeinsam mit der Universität Rostock und der TU München untersucht.

Im Rahmen der Energiewende wandelt sich die Lausitz als traditionelle Energieregion strukturell vom Kohlrevier zur Modellregion der Wasserstoffstrategie, wobei (Kohlen-)Wasserstoffe (synthetische Kraftstoffe) als wichtige Energieträger der Zukunft für stationäre und mobile Anwendungen gelten. Dadurch entsteht ein enormer Bedarf an leistungsfähigen Sensoren für die sicherheitsrelevante Überwachung während des Transports und der Lagerung der fluiden Kraftstoffe sowie deren Nutzung beim




Abbildung 3: Wissenschaftlerin aus der Arbeitsgruppe Adaptive Materialien

Endkunden. Im Rahmen des Projektes iCampus 2 werden zur zukünftigen synchronen Erfassung von Wasserstoff und Kohlenwasserstoffen neue Sensorsysteme entwickelt.

Das ebenfalls in Cottbus angesiedelte Verbundvorhaben OASYS (Optoelektronische Sensoren für anwendungsnahe Systeme für Lebenswissenschaften und intelligente Fertigung) fokussiert sich auf zwei thematische Cluster mit insgesamt fünf Leitprojekten. Im Cluster „MEMS-basierte hyperspektrale Bildgebung“ schafft die Erforschung vielversprechender sensorischer Materialien und Bauelemente die Grundlage für zahlreiche innovative Anwendungen, etwa in industrieller Fertigung, moderner Agrarproduktion, Prozesstechnologie, medizinischer Diagnostik, Smart Mobility und Konsumelektronik. Im Cluster „Hochauflösende optische Verfahren für die Biowissenschaften“ werden zukünftig zu erwartende Bedarfe für die Felder Biologie, Biotechnologie, Medizin, Medizintechnik und Gesundheitswissenschaften adressiert.

Die kontinuierliche Skalierung und Entwicklung von rein siliziumbasierten mikroelektronischen Bauelementen erreicht mehr und mehr ihre Grenzen. Verbindungshalbleiter der Gruppe III/V haben sich mittlerweile als vielversprechende Kandidaten herauskristallisiert, um aufgrund ihrer überlegenen Eigenschaften (z. B. hoher Ladungsträgerbeweglichkeit und der Fähigkeit, Bandlücken zu erzeugen) diese Grenzen zu überwinden und langfristig Silizium zu übertreffen. Dies macht die III/V-Verbindungshalbleiter sowohl für den Einsatz in elektronischen Bauteilen als auch in aktiven photonischen Bauelementen und in der Quantentechnologie interessant.

Eine angestrebte Ko-Integration von III/V auf Silizium würde hochleistungsfähige, kostengünstige Systeme ermöglichen, welche die vorteilhaften III/V-Eigenschaften und -Funktionen mit der ausgereiften Mainstream-Silizium-Fertigungstechnologie kombinieren.

Im Rahmen der IHP-Institutsstrategie, neue Materialien, Prozesse und Bauelemente in der neuen, von der FMD finanzierten Versuchslinie im Reinraum für die künftige Umsetzung in einem CMOS+X-kompatiblen Kontext zu erforschen, befassen sich nun laufende Projekte, wie OASYS und III/V-on-Si, mit der Bestrebung, eine auf 200 mm basierende, am IHP anwendbare Lösung für die III/V-on-Si-Ko-Integration zu entwickeln. Dies erfolgt in enger Zusammenarbeit mit der Abteilung Technologie, was auch den Betrieb einer modernen III/V-MOCVD-Anlage (Metal-Organic Chemical Vapour Deposition) im Reinraum miteinbezieht.

## Computergestützte Materialforschung


Diese Arbeitsgruppe innerhalb der Abteilung für Materialforschung am IHP widmet sich der Weiterentwicklung einer einheitlichen Modellierungsplattform, die als Grundlage für den Entwurf neuartiger Halbleiterbauelemente dient. Die Gruppe konzentriert sich darauf, die Lücke zwischen Phänomenen auf Materialebene

und der Leistung auf Bauelementebene zu schließen, indem sie quantenmechanische Modellierung, Finite-Elemente-Simulationen und die Extraktion physikalischer Parameter in einen kohärenten Berechnungsworkflow integriert. Dies ermöglicht die vorausschauende Bewertung neuer Materialien und Heterostrukturen vor der Herstellung, wodurch Innovationszyklen beschleunigt und kostspielige Trial-and-Error-Ansätze minimiert werden. Durch die Implementierung genauer Beschreibungen von Dehnung, Bandstruktur, Wärmetransport und optischen Eigenschaften ermöglicht die Plattform Forschern, komplexe physikalische Effekte – wie dehnungsinduzierte Bandmodulation und Ladungsträgerlokalisierung – zu verstehen und zu nutzen, die sowohl für klassische als auch für Quantentechnologien relevant sind. Sie ist speziell auf die Entwicklung CMOS-kompatibler Lösungen für photonische und Quantensysteme zugeschnitten und steht damit im Einklang mit der übergeordneten strategischen Mission des IHP.

Die Plattform stellt eine einzigartige Multiparameter-Simulationsumgebung dar, die fortschrittliche physikalische Modelle mit modernsten Materialien verbindet. Sie unterstützt integrierte multiphysikalische Simulationen zur Analyse von Dehnung, Bandstruktur, strahlender Rekombination und thermischem Verhalten in Halbleiternanostrukturen. Die Gruppe kombiniert kommerzielle FEM-Tools mit maßgeschneiderter Software, um komplexe Phänomene wie Talaufspaltung, Übergänge von indirekten zu direkten Bandlücken und spannungsinduzierte Ladungsträgerinduktionen zu untersuchen. Das Team hat sich den FAIR-Datenprinzipien verpflichtet und arbeitet aktiv an der Umstellung auf vollständig quelloffene Plattformen, um Transparenz und Reproduzierbarkeit in der computergestützten Materialwissenschaft zu fördern.

Die Forschung wird durch das IHP-Förderprogramm für Junior Group Leader unterstützt und ist stark in ein internationales Kooperationsnetzwerk eingebettet. Eine langjährige Partnerschaft mit der BTU Cottbus-Senftenberg stärkt die Kompetenzen im Bereich der photonischen Simulation, während die Zusammenarbeit mit dem WIAS den Übergang zu Open-Source-Modellierungsumgebungen erleichtert. Weitere Kooperationen umfassen gemeinsame Aktivitäten mit Tyndall und der Semiconductor Quantum Materials Group im Bereich Quantentransport und ab-initio-Modellierung sowie die Zusammenarbeit mit der ESRF zur fortgeschrittenen Dehnungscharakterisierung mittels Synchrotron-Techniken. Die Gruppe unterstützt die strategische Mission des IHP in den Bereichen Photonik, Quanten- und energieeffiziente Technologien und fungiert als wichtiges Bindeglied zwischen experimentellen Arbeiten und prädiktiver Modellierung. Ihre Beiträge erstrecken sich über ökologische, wirtschaftliche und technische Dimensionen und stärken die Innovationskraft des Instituts bei CMOS-kompatiblen Technologien für zukünftige Anwendungen.

TECHNOLOGY



# Technologien für smarte Systeme

Das Forschungsprogramm „Technologien für smarte Systeme“ am IHP erweitert bestehende SiGe-Technologien um Photonik, Sensorik sowie neuromorphe und quantennahe Funktionen. Zentrale Ergebnisse sind neue Integrationsverfahren wie Chiplet- und Wafer-Bonding sowie leistungsfähige Plattformen wie H7EPIC mit > 400 GHz Transistoren und integrierter Photonik. Ergänzend werden offene Design-Kits und Kryo-Charakterisierung für Quantensysteme entwickelt. Viele Ansätze befinden sich noch im Übergang zur stabilen Fertigung und erfordern weitere Validierung. Das Programm stärkt damit die schnelle Überführung von Forschung in industrielle Anwendungen.

Abteilungsleitung: **Prof. Andreas Mai**

Die Entwicklung funktionaler, hochperformanter und spezifischer Technologielösungen für smarte Systeme steht im Forschungsprogramm „Technologien für smarte Systeme“ im Fokus. Die funktionale Erweiterung existierender hochleistungsfähiger Si-Technologien durch neuartige Bauelemente und Funktionen ist das Kernthema der Technologieforschung am IHP. Um den Anforderungen zukünftiger Systeme gerecht zu werden, insbesondere im Hinblick auf die Verbindung leistungsfähiger Digitaltechnologien und neuartiger Funktionalitäten, werden neue Lösungen entwickelt. Das Forschungsprogramm bietet den einzigartigen Vorteil, dass hier neben Neuentwicklungen konkreter Bauelemente und Prozessmodule auch neuartige Integrations-techniken sowie mögliche Erweiterungen und Verbesserungen existierender Basistechnologien wie SiGe-BiCMOS und SiGe-EPIC, Hochvoltbauelemente und Hardware für neuromorphes und Quantencomputing erforscht werden können. Hinzu kommen anwendungsnahe Entwicklungen für qualifizierbare Technologien in Spezialanwendungen wie der Raumfahrt oder bei kryogenen Temperaturen. Auf Basis einer 200-mm-Si-Prozessumgebung werden so verschiedene Technologielösungen entwickelt. Dabei kann mittlerweile ein sehr breites Anwendungsspektrum abgedeckt werden. Das Forschungsprogramm arbeitet intensiv an der Erstellung von Designumgebungen für diese Technologien, die zukünftig über frei zugängliche Plattformen (Open Source) den Zugang für eine breite Wissenschafts- und Forschungsgemeinschaft

ermöglichen. Hierbei geht es insbesondere um die Unterstützung der akademischen Ausbildung.

Das Forschungsprogramm ist in drei Tätigkeitsbereiche gegliedert, die eng miteinander abgestimmt die Entwicklungsarbeiten umsetzen. Der Bereich „Operation“ mit drei Arbeitsgruppen verantwortet neben der Waferfertigung die gesamte technologische und technische Betreuung der Reinraum- und Laborinfrastruktur. Die weiterführende Automatisierung und die damit verbundene Digitalisierung aller notwendigen Reinraumprozesse sind hier ein Schwerpunkt der Arbeiten. Im Bereich „Research & Development“ widmen sich drei Gruppen den strategischen Forschungsschwerpunkten, im Bereich „Engineering, Integration & Service“ konzentrieren sich weitere drei Arbeitsgruppen auf den Transfer und die stabile Fertigung der neuen Technologieentwicklungen. Im Jahr 2025 wurden durch alle Bereiche und Arbeitsgruppen insgesamt acht neue öffentlich und industriell geförderte Projekte gestartet.

## Forschung und Entwicklung

Die Arbeitsgruppen „Si-Photonic“, „Diagnostic, Sensory & Emerging Modules“ sowie „Heterointegration“ arbeiten an der Entwicklung neuer Bauelemente und Technologien. Ziel aller Arbeitsgruppen ist es, neue Integrationstechniken zu entwickeln, die mithilfe der vorhandenen Prozessinfrastruktur und eines hohen Maßes an Kompatibilität für eine 200-mm-Fertigung umgesetzt werden können. Hierzu zählen Weiterentwicklungen im

Bereich der Photonik, wie SiN-basierte PIC-Plattformen und deren monolithische Integration in ein SiGe-EPIC-BEOL, oder auch die Integration von extern bereitgestellten InP-Chiplets für eine quasi-monolithische Laserintegration in das BEOL einer SiGe-EPIC-Technologie. Die Entwicklungen im Bereich Si-Photonic konnten insbesondere durch neue Projekte wie Spacelink (EU) oder QuSolicious




Abbildung 1: Wissenschaftler/innen der Gruppe Diagnostic, Sensory & Emerging Modules

(EU) fortgeführt werden und die Entwicklung der neuesten EPIC-Plattform (H7EPIC) unterstützen. Ein besonderer Erfolg war die Demonstration eines neuartigen Ge-basierten Elektroabsorptionsmodulators in der IHP-Technologie, die im renommierten Journal Nature Photonics veröffentlicht wurde. Die Integration von Laserquellen, z. B. zur Generierung quantenbasierter Zufallszahlen, wird weiterhin verfolgt. Das weitere Vorgehen wird in Abhängigkeit von den Ergebnissen im Jahr 2026 festgelegt. Die Entwicklung neuartiger Sensorkonzepte nimmt dagegen einen immer breiteren Raum ein. In den Projekten CoLum und QuantumGyro werden neben neuen Biosensoren mit hochempfindlichen Avalanche-Photodetektoren (APD) auch neuartige photonische Gyroskope entwickelt. Ein weiterer Schwerpunkt bleibt die Entwicklung neuer Verbindungstechnologien. Weiterentwicklungen hochpräziser Wafer-zu-Wafer-Verbindungstechnologien wurden im Rahmen der vom BMBF geförderten Projekte GreenICT und ESSENCE-6G zu einem kollektiven und parallelisierten Chip-zu-Wafer-Verbindungsverfahren weiterentwickelt. Dieser „Collective-Die-Bonding“-Ansatz

wird künftig ein Schlüsselprozess im Bereich der SoC-(System-on-Chip)-Technologien und für die Chiplet-Integration am IHP sein und ist bereits Bestandteil des APECS-Pilotlinienprojekts der EU. Ziel ist es, einen kompakten Integrationsansatz für hochleistungsfähige SiGe-Technologien (IHP) und hochskalierte RF-CMOS-Technologien (FDSOI von GlobalFoundries) zu ermöglichen. Des Weiteren wurde im Rahmen der Open-Source-Strategie des IHP mit dem DECIDE-Projekt ein weiteres großes EU-Projekt gestartet.

Das große Bundesprojekt FMD-QNC wurde erfolgreich beendet und ist ein gutes Beispiel für die enge Interaktion der Bereiche „Research & Development“ und „Engineering, Integration & Service“, ähnlich den neuen EU-Projekten DECIDE und APECS.

## Engineering, Integration und Service

Der Bereich Engineering, Integration & Service umfasst verschiedene Kernaufgaben. Zum einen bietet er durch Prozess- und Charakterisierungsverfahren zahlreiche Fähigkeiten, um eine breite Unterstützung für alle Forschungsbereiche bereitzustellen. Hierzu zählen die elektrische Charakterisierung, die Hochfrequenzcharakterisierung und die auf Wafer-Level einsetzbare Kryo-Charakterisierung. Die daraus gewonnenen Erkenntnisse sollen in Projekten für neue Quantensysteme und für zukünftige Quantencomputing-Anwendungen genutzt werden. Dies ist notwendig, da viele der aktuellen Qubit-Ansätze nur bei Temperaturen unterhalb von 4 K funktionieren und eine elektrodynamische Manipulation durch ein entsprechendes Hochfrequenzsignal, das durch geeignete Tieftemperatur-Elektronik bereitgestellt wird, gewährleistet sein muss. Dafür muss die Elektronik auch bei diesen geringen Temperaturen charakterisiert, modelliert, funktionsfähig und durch ein sogenanntes Prozess-Design-Kit abgebildet sein. Das Ramp-up des Hochfrequenz-Kryo-Messplatzes am IHP wurde 2025 erfolgreich abgeschlossen.

Der Bereich Engineering arbeitet zudem kooperativ mit dem Forschungsprogramm D-Mat an der Integration von 2D-Materialien in 200-mm-Si-Technologien sowie an neuen SiGe-basierten Plattformen für Quantentechnologien.

Eine weitere Kernaufgabe des Bereichs „Engineering, Integration & Service“ ist die Bereitstellung, Optimierung und Stabilisierung eines breiten Portfolios an Basistechnologien. Ein Alleinstellungsmerkmal des IHP besteht weiterhin darin, die entwickelten Technologien im Vergleich zu anderen nationalen (z. B. Fraunhofer-Gesellschaft) und internationalen (z. B. CEA-Leti und IMEC) Forschungseinrichtungen als Plattformen in einem kontinuierlichen Forschungs- und Prototypenservice anzubieten und den Partnern so die Möglichkeit zu geben, eigene maßgeschneiderte Lösungen zu generieren. Dafür sind ein kontinuierlicher interner Transfer von Neuentwicklungen und die Pflege des existierenden Technologieportfolios notwendig. Aktuell sind dies die verschiedenen SiGe-BiCMOS-Plattformen sowie

ausgewählte EPIC-Varianten. Alle Teams des Forschungsprogramms arbeiten kontinuierlich an Verbesserungen dieser Basistechnologien. So wurden die Arbeiten für eine neue Generation der weltbesten SiGe-BiCMOS-Plattform im internen SG13G3-Projekt fortgesetzt und werden im vom Bund geförderten Projekt SICHER in eine qualifizierte Plattform überführt. Die Entwicklungen für photonische Technologien, sogenannte EPIC- und PIC-Technologien der nächsten Generation, wurden weiter fortgesetzt, im Frühjahr 2025 konnte die H7EPIC-Technologie erfolgreich angeboten werden. Diese Technologie ist die einzige weltweit verfügbare Plattform, die die schnellsten SiGe-BiCMOS-Transistoren mit mehr als 400 GHz Grenzfrequenz und breitbandige Photodetektoren ( $> 100$  GHz) auf einem Chip verbindet. All diese Technologieangebote verlangen eine professionelle Designplattform, die durch den Bereich „Engineering, Integration & Service“ entwickelt, kontinuierlich verbessert und bereitgestellt wird. Speziell in diesem Arbeitsgebiet gibt es derzeit zahlreiche Aktivitäten und Projekte. Die bereits erwähnte Entwicklung von PDK-Umgebungen für kryogene Elektronik, z. B. für Anwendungen im Bereich der Quantentechnologien, ist hier ein zentrales Thema. Die Arbeiten zu Open-Source-Design-Kit-Plattformen, die in verschiedenen Projekten entwickelt und eingesetzt werden, sind zu einem strategischen Schwerpunkt am IHP herangewachsen, erste Open-Source-Waferdurchläufe mit sogenannten Tiny-Tape-Outs werden umgesetzt.

Neben diesen Entwicklungs- und Forschungsaktivitäten konzentriert sich der Bereich Integration und Service auch auf die direkte Kooperation mit Halbleiterherstellern für großvolumige Produktion bis hin zum Technologietransfer. Mit den genannten Projekten und Aktivitäten verfolgt das IHP weiterhin den klaren Auftrag, anwendungsorientierte und hochleistungsfähige Mikroelektroniktechnologien in einem sehr kurzen Time-to-Market-Modell Partnern aus akademischer Forschung und Industrie anzubieten.




Abbildung 2: Studierende der Nagoya University zu Besuch am IHP






Abbildung 3-4: Elektrische THz Charakterisierung auf einem 200mm Wafer nahe am absoluten Nullpunkt (ca.  $-269^{\circ}\text{C}$  oder 4 K) im Cyro-Labor



# Hochfrequenz-Schaltungen

Das Forschungsprogramm „HF-Schaltungen“ am IHP entwickelt integrierte Schaltungen für höchste Frequenzen bis in den Sub-THz-Bereich und adressiert Kommunikation, Sensorik und Radar. Zentrale Ergebnisse sind Hochgeschwindigkeits-Datenwandler bis 60 GS/s sowie Kommunikations- und Sensorsysteme mit Datenraten im Bereich mehrerer hundert Gbit/s und Frequenzen bis 1,1 THz. Fortschritte in energieeffizienten und strahlungsharten Schaltungen erweitern die Einsatzmöglichkeiten bis hin zu Raumfahrt- und Kryonanwendungen. Erste skalierbare Radar- und MIMO-Systeme zeigen hohe Leistungsfähigkeit, während die Überführung in großskalige Anwendungen eine zentrale Herausforderung bleibt.

Abteilungsleitung: **Prof. Corrado Carta**

Integrierte Schaltungen (Integrated Circuits, ICs) und System-on-Chip (SoCs) werden im Programm „RF Circuits“ für den Betrieb bei den höchstmöglichen Frequenzen für Kommunikation, Radar, Sensorik und AD/DA-Wandler entwickelt. Derzeit sind mehrere Projekte auf den Betrieb im D-Band (110–170 GHz) und J-Band (220–325 GHz) für drahtlose Datenübertragung, Radar- und Bildgebungsanwendungen ausgerichtet; dabei werden die Aspekte Datenübertragung und Sensorik häufig gemeinsam adressiert. Noch höhere Frequenzen, z. B. 550 GHz und 1,1 THz, werden für Gasspektroskopiesysteme betrachtet. Die inhärente Strahlungsrobustheit der in den IHP-Technologien verfügbaren HBTs begründet zudem ein starkes Interesse an Weltraumanwendungen, die typischerweise im unteren Bereich des Millimeterwellenbereichs arbeiten, meist im Ka-Band (27–40 GHz). Für diese Systeme ermöglichen die Eigenschaften der IHP-HBTs – insbesondere der hohe Wert von  $f_{\max}$  – häufig einen Betrieb mit wettbewerbsfähiger Effizienz.

## AD/DA-Konverter und Hochgeschwindigkeits-Logikschaltungen

Die Forschungsaktivitäten der Gruppe konzentrieren sich auf den Schaltungsentwurf sowie auf die Forschung und Entwicklung integrierter Schaltungen für Analog-Digital-Wandler (ADC) und Digital-Analog-Wandler (DAC) sowie auf Mixed-Signal-Schaltungen für ein breites Spektrum an Forschungs- und Anwendungsbereichen. Das Arbeitsspektrum reicht von langsamen und energieeffizienten ADCs und DACs für analoges neuromorphes Computing bis hin zu leistungsfähigen Basisband-Datenwandlern für 6G-Kommunikationstransceiver mit Bandbreiten von bis zu

30 GHz. Darüber hinaus beschäftigt sich die Gruppe mit der Entwicklung von Mixed-Signal-ICs für Raumfahrt- und medizinische Anwendungen, bei denen hohe Zuverlässigkeit und Robustheit von zentraler Bedeutung sind. Für Hochfrequenzanwendungen wird eine hauseigene 130-nm-SiGe-BiCMOS-Technologie eingesetzt, während für energieeffiziente Forschungsthemen vorwiegend moderne CMOS-Prozesse im Nanometerbereich verwendet werden.

Im Laufe dieses Jahres wurde die Forschung und Entwicklung eines vollständig analogen, auf RRAM basierenden künstlichen neuronalen Netzes (ANN) erfolgreich abgeschlossen. Das Gesamtsystem besteht aus drei ASICs mit RRAM-Arrays zur Speicherung der synaptischen Gewichte, integrierter RRAM-Programmierschaltung sowie einem Mikrocontroller (MCU). Die ANN-Architektur wurde speziell für eine Gestenerkennungsaufgabe entwickelt und anhand intern erzeugter Datensätze optimiert. Durch den Einsatz von Optimierungsalgorithmen konnte das ursprüngliche ANN-Modell, das mehrere tausend Parameter umfasste, auf eine dreischichtige ANN-Architektur mit weniger als 30 Parametern reduziert werden.

Die Entwicklung einer kompakten und energieeffizienten neuronalen Schnittstelle stellt eine weitere Forschungsaktivität der Arbeitsgruppe dar. Ziel ist die Realisierung eines vollständig integrierten Systems, das einen rauscharmen Verstärker, einen Analog-Digital-Wandler (ADC) mit hohem Dynamikbereich sowie einen drahtlosen Sender kombiniert. Eine zentrale Herausforderung besteht in der Entwicklung einer sehr kompakten und energieeffizienten Architektur, wobei ein besonderer Fokus auf der Integration des gesamten Systems auf einem einzigen Chip liegt.

Die am IHP verfügbaren schnellen Bipolartransistoren ermöglichen die Entwicklung integrierter Schaltungen mit sehr

hohen Abtastraten und Bandbreiten. Kürzlich wurden zwei Hochgeschwindigkeits-ADC- und -DAC-Integralschaltungen entworfen und gefertigt: ein 4-Bit-ADC mit 50 GS/s sowie ein zweikanaliger 4-Bit-DAC mit 60 GS/s.

## Energieeffiziente drahtlose und analoge Schaltungen

Die Energieeffizienz von HF- und Anlogschaltungen gewinnt in vielen Anwendungsbereichen zunehmend an Bedeutung. Neben den allseits bekannten mobilen und drahtlosen Kommunikationssystemen, beispielsweise drahtlosen Sensornetzwerken im Internet der Dinge, rücken auch Raumfahrt- und Tieftemperaturanwendungen weiter in den Fokus dieser Arbeitsgruppe. Auch hier ist die Energieeffizienz der HF- und Anlogschaltungen essenziell und erfordert entsprechende Konzepte auf Schaltungs- und Systemebene, die die Trade-offs zwischen Performance, Zuverlässigkeit und Leistungsverbrauch adressieren. Die wissenschaftlichen Herausforderungen reichen von Designmethoden für effiziente, robuste und strahlungsharte Schaltungen bis hin zu einem intelligenten, anwendungsspezifischen Powermanagement.

Neben der Datenübertragung spielt auch die Abstands- oder Positionsbestimmung in vielen drahtlosen Netzwerken eine zunehmend wichtige Rolle. Einerseits können solche Informationen zur Unterstützung besonders energieeffizienter Netztopologien herangezogen werden. Andererseits ist auch die Lokalisierung drahtloser Netzwerkknoten an sich eine sehr interessante Anwendung, beispielsweise um Personen oder Objekte im Netzwerk zu lokalisieren. Im Spannungsfeld zwischen Lokalisierungsgenauigkeit und Leistungsverbrauch haben sich Impulse-Radio-UWB-Schaltungen hervorgetan, die eine besonders gute Ortsauflösung von wenigen Millimetern bei sehr hohen Aktualisierungsraten ermöglichen. Die in der Vergangenheit erzielten Forschungsergebnisse auf diesem Gebiet werden aktiv von einem Start-up-Unternehmen kommerziell genutzt. Die Forschungsgruppe am IHP arbeitet inzwischen an der nächsten Schaltungsgeneration.

Ein weiteres Betätigungsfeld sind energieeffiziente HF-Schaltungen, die bei extrem tiefen Temperaturen, beispielsweise bei 4 Kelvin, eingesetzt werden. Die Eigenerwärmung der Schaltungen ist hier das kritische Problem, das durch den Einsatz entsprechender externer Kühlleistung kompensiert werden muss. Beispielsweise werden HF-Schaltungen für die Ansteuerung von Qubits in zukünftigen Quantencomputing-Systemen entwickelt, die einen höchstmöglichen Integrationsgrad bei gleichzeitig geringstmöglicher Verlustleistung aufweisen sollen.

Auch bei HF-Schaltungen für Raumfahrtanwendungen ist die Energieeffizienz essenziell. Daneben sind die Strahlungsfestigkeit sowie der Umgang mit ungewollten transienten Effekten, ausgelöst durch kosmische Strahlung, im Analog- beziehungsweise HF-Bereich wichtige Forschungsthemen. Es werden Methoden zur

Simulation und Bewertung von Transienten- und Langzeiteffekten entwickelt sowie Schaltungstechniken zur Minimierung der Auswirkungen solcher Effekte auf die Gesamtperformance untersucht und in der Praxis erprobt.

## Kommunikationsschaltungen für hohe Datenraten

Die Arbeitsgruppe High Data-Rate Communication Circuits beschäftigt sich mit der Entwicklung von Breitbandschaltungen für drahtlose und drahtgebundene Datenkommunikationsanwendungen. Die entwickelten Schaltungen nutzen die Rekordbetriebsfrequenzen der Hochgeschwindigkeitstechnologien des IHP und ermöglichen innovative Lösungen für Datenraten von bis zu mehreren hundert Gigabit pro Sekunde.

Forschungsarbeiten im Bereich der Funkfrontends für die drahtlose Kommunikation haben zu bedeutenden Fortschritten bei Kommunikationssystemen geführt, die in verschiedenen Frequenzbändern entwickelt wurden (Ka-Band, V-Band, D-Band, J-Band sowie im 300-GHz-Band). Weitere Schwerpunkte liegen auf Zeit- und Frequenzverschachtelungsschaltungen zur Erzeugung breitbandiger Basisbandsignale sowie auf der Entwicklung hoch-effizienter Leistungsverstärker. Besonderes Augenmerk gilt der Erzeugung von Hochfrequenz-Lokaloszillatorsignalen und Multiplikatorketten, die grundlegende Schaltungsblöcke für den Entwurf großer Phased-Array-Antennensysteme darstellen.

Im Bereich optoelektronischer Systeme wurde die Forschung zu breitbandigen Transimpedanzverstärkern (TIAs) und Modulator-treibern unter Nutzung sowohl rein elektrischer als auch EPIC-Technologien fortgesetzt. In diesem Zusammenhang wurde




Abbildung 1: Ein integriertes Modul für die drahtlose Kommunikation mit Sichtverbindung, montiert zur Bestimmung der Abstrahlcharakteristik und seiner Leistungsfähigkeit in der reflexionsfreien Messkammer des IHP. Zwei identische Module, die im D-Band (110-170 GHz) arbeiten, können Datenraten von bis zu 50 Gbit/s über eine Funkstrecke von mehr als 20 Metern erreichen.

zudem mit der Untersuchung neuartiger Lösungen zur Entzerrung von Breitbandkommunikationskanälen begonnen. Ein weiterer Forschungsschwerpunkt ist die Entwicklung einer vollständig integrierten Funkbrücke, die das Potenzial der EPIC-Technologie vollständig ausschöpft, indem optoelektronische und drahtlose Hochgeschwindigkeitskommunikationssysteme auf einem einzigen Chip kombiniert werden.

## Millimeterwellen- und THz-Sensorschaltungen

Dieser Bereich des Forschungsprogramms „HF-Schaltungen“ konzentriert sich weiterhin auf die zentrale Aktivität des Entwurfs und der Entwicklung integrierter Schaltungen für Millimeterwellen- und Sub-THz-Sensoren. Die Arbeitsgruppe ist auf Chipsätze und Frontend-Platinen für RADAR-Sensoren, Bildgebung, Spektroskopie sowie fortschrittliche Test- und Messgeräte spezialisiert. Die untersuchten Frequenzbänder wurden erheblich erweitert, während die Anwendungen weiterhin die Bereiche Industrie, Medizin und Raumfahrt umfassen. Der betrachtete Frequenzbereich reicht inzwischen weit über 540 GHz hinaus; jüngste Spektroskopie-Chipdesigns für biomedizinische und weltraumbezogene Anwendungen erreichen Frequenzen von bis zu 1,1 THz. Die neueste Generation der kontinuierlich weiterentwickelten hauseigenen SiGe-BiCMOS-Prozesse bleibt dabei unsere primäre Technologieplattform und bietet die notwendige Flexibilität, um Schaltungen in mehreren Dimensionen zu optimieren, darunter Chipfläche, Bandbreite, Energieeffizienz und Rauschverhalten.

Ein erheblicher Teil der Forschungsressourcen ist weiterhin der Entwicklung skalierbarer Sub-THz-Bildgebungs-RADAR-Systeme mit großer Reichweite im J-Band (225–330 GHz) gewidmet. Nach der erfolgreichen Charakterisierung früherer MIMO-Systeme wurde mit dem Tape-out der Chipsets der nächsten Generation (G3) ein wichtiger Meilenstein erreicht. Erste Messungen zentraler Bausteine, darunter LNAs, PAs, subharmonische Mischer sowie Antennen-on-Chip, zeigen eine hervorragende Leistungsfähigkeit und eine sehr gute Übereinstimmung mit den simulierten Erwartungen und bestätigen zugleich den Übergang zum fortschrittlichen SG13G3-Prozess.

Die Realisierung von Multiband- und Multimode-RADAR-Sensorplattformen bleibt ein zentrales Ziel dieses Programms. In diesem Zusammenhang wurde die Untersuchung von einspeisungsgeschalteten Oszillatorschaltungen auf höhere Frequenzen ausgeweitet, insbesondere auf 90 GHz und 270 GHz unter Verwendung subharmonischer Einspeisung, während gleichzeitig grundlegende Einspeisungsschaltungen überprüft wurden. Dieser Ansatz soll die Energieeffizienz weiter erhöhen und gleichzeitig den Einsatz L0-skalierbarer Architekturen über mehrere Frequenzbänder hinweg erleichtern. Darüber hinaus wurden die Design- und Entwicklungsarbeiten an energieeffizienten Frequenzsynthesizern mit großem Abstimmungsbereich bei 30 GHz und 40 GHz fortgesetzt.



Abbildung 2: Aufbau einer Sub-THz-Messstation zur Charakterisierung einer 600-GHz-Signalquelle auf dem Wafer.

Die Energieeffizienz bleibt ein wichtiger Forschungsschwerpunkt, insbesondere für Schaltungen, die bei den vergleichsweise niedrigeren Frequenzen von 120 GHz und 160 GHz arbeiten. Der Fokus liegt weiterhin auf Designs mit niedriger Versorgungsspannung und minimalem Stromverbrauch, um die Portabilität und Skalierbarkeit zukünftiger Sensorsysteme zu unterstützen. Gleichzeitig wurde die Forschung zur heterogenen Integration weiter ausgebaut. Neben InP-HBTs wird derzeit aktiv die Integration von InGaAs-mHEMTs untersucht, um die spezifischen Stärken von III-V-Halbleitern mit der SiGe-Plattform zu kombinieren. Die Aktivitäten im D-Band (110–170 GHz) sind inzwischen eng auf die Anforderungen zukünftiger 6G-Systeme abgestimmt und konzentrieren sich auf zuverlässige MIMO-Transceiver sowie integrierte Sensorarchitekturen. Messungen der entwickelten selbstkalibrierenden und selbsttestenden Einheiten konnten erfolgreich demonstriert werden. Darüber hinaus zeigen die neuesten D-Band-Schaltungen und Subsysteme – einschließlich aller bisher gemessenen Schlüsselkomponenten – eine hervorragende Performance. Um den Herausforderungen steigender Array-Dichten zu begegnen, wird zudem die relativ neue hauseigene Interposer-Technologie genutzt, die eine 3D-Skalierung der Systeme ermöglicht und damit den Weg zu hochintegrierten, leistungsstarken Sensor-Arrays ebnet.





Abbildung 3: Nahaufnahme einer Frontend-Platine für einen MIMO-Radar-Transceiver im J-Band (220–325 GHz) mit zwei in Kaskade geschalteten L0-ICs und jeweils 4 Sende- und 4 Empfangsantennen



# Kommunikations- und eingebettete Systemarchitekturen

Die Abteilung System Architectures am IHP entwickelt Architekturen für 6G-Kommunikation, Edge-Systeme, Hardware-Sicherheit und KI-basierte Anwendungen. Zentrale Ergebnisse sind 6G-Demonstratoren, erste ISAC-Systeme sowie energieeffiziente und fehlertolerante Edge- und KI-Architekturen. Ergänzend wurden Sicherheitsmethoden und Middleware für interoperable IoT-Systeme entwickelt. Fortschritte zeigen sich bei integrierten und robusten Systemlösungen für anspruchsvolle Anwendungen. Die Überführung in breit einsetzbare Plattformen bleibt jedoch eine zentrale Herausforderung.

Abteilungsleitung: **Prof. Miloš Krstić**

Um den vertikalen Ansatz des IHP zu unterstützen, bezieht sich ein der Schlüsselrollen auf Systemarchitekturen der Kommunikation und allgemein auf eingebettete Systeme. Die Abteilung System Architectures ist in fünf Arbeitsgruppen organisiert, die sich mit drahtlosen Breitbandkommunikationssystemen, Entwurfs- und Testmethoden, Hardware Security, intelligenten IoT sowie fehlertolerantem Computing befassen. Drei der fünf Arbeitsgruppen betreiben parallel Joint Labs mit Universitäten aus Brandenburg und Berlin. Im Jahr 2025 arbeiteten die Wissenschaftlerinnen und Wissenschaftler der Arbeitsgruppen an insgesamt 36 extern finanzierten Projekten. Die Drittmittelfinanzierung lag bei etwa 78 Prozent. Die Beschreibung der Abteilung System Architectures umfasst auch die wichtigsten Aktivitäten der ehemaligen Abteilung Cyber-physical System Engineering, die Ende 2025 aufgelöst und in die Abteilung System Architectures integriert wurde.

## Drahtlose Breitbandkommunikation

Eine wichtige Etappe der Forschung und Entwicklung zu Mobilfunksystemen der 6. Generation (6G) wurde 2025 abgeschlossen. Insbesondere die Ergebnisse der großen Forschungshubs 6G-RIC und Open6GHub wurden 2025 anhand fortgeschrittener Demonstratoren und Prototypen vorgestellt. Auch die 6G-Industrieprojekte 6G-CAMPUS und 6G-TakeOff präsentierten ihre Ergebnisse im Rahmen von Abschlussveranstaltungen. Für 6G sind die Erhöhung der spektralen Übertragungseffizienz und die Nutzung weiterer Spektralbereiche, z. B. im Millimeterwellenband

und im D-Band (~ 140 GHz), wichtige Themen. Insbesondere zur Leistungssteigerung stehen die Parallelisierung von Architekturen, Strahlformung und MIMO-Techniken im Fokus unserer Forschung und Entwicklung. Strahlformung (Beamforming) erlaubt größere Reichweiten für drahtlose Kommunikation und die Verringerung von Interferenz- und Abschattungseffekten. Weiterhin wird die Belastung der Umwelt durch elektromagnetische Wellen verringert und die Energieeffizienz steigt.

Integrated Sensing and Communication (ISAC) ist eine der wesentlichen Technologien für zukünftige 6G-Systeme. Damit wird eine kosten- und energieeffiziente Erfassung der Umgebung ermöglicht. Vor allem im industriellen Umfeld wird ISAC zunehmend auch als sensortechnische Grundlage für digitale Zwillinge eingesetzt. Diese Technologie stellt auch im Rahmen der BMFTR-6G-Forschungsroadmap 2025 bis 2030 (veröffentlicht am 29.12.2025) eine wichtige Säule der zukünftigen 6G-basierten digitalen Infrastruktur dar.

Im Rahmen der jährlich stattfindenden Berliner 6G-Konferenz wurde vom IHP als Beitrag des Projektes Open6GHub ein integrierter Demonstrator präsentiert, welcher ISAC-Technologie zur gleichzeitigen hochratigen Datenübertragung in Verbindung mit dem Tracking bewegter Objekte zeigt. Dabei wurde zusätzlich zur Datenübertragung eine monostatische RADAR-Funktionalität realisiert. Der Demonstrator veranschaulicht, wie die Funktion des Kommunikationssystems mit Hilfe der sensorischen Funktion optimiert werden kann.

Im Rahmen des Industry Advisory Board Meetings des Projektes 6G-RIC wurde ein vom IHP entwickelter LOS-MIMO-Demonstrator präsentiert. Nach unseren Erkenntnissen ist dies die erste Demonstration einer LOS-MIMO-Übertragung im D-Band (~ 140 GHz). Die Entwicklung dieses Demonstrators erfolgte in enger Zusammenarbeit der Abteilungen Technologie, Circuit Design und System Architectures am IHP.

Im Projekt GreenICT werden Infrastrukturkomponenten am IHP weiterentwickelt und für die Nutzung durch Industriepartner weiter ertüchtigt. Die Ausstattung der Antennenmesskammer mit Goniometer und X/Y-Tisch erlaubt es, detaillierte Charakterisierungen von Antennen vorzunehmen. Zusätzlich wird durch neue Technik die Ermittlung des dynamischen Energieverbrauchs unterstützt und so ein Beitrag zum Entwurf energiesparender Systeme geleistet.

Das DFG-geförderte Projekt PSSS-FEC hat 2025 erfolgreich ein ISAC-System demonstriert, das auf OTFS-Modulation basiert und im FR3-Band arbeitet. Dies stellt eine der ersten experimentellen Validierungen dieser Art dar, über die bisher berichtet wurde – bislang hat nur eine begrenzte Anzahl von Institutionen weltweit OTFS-Modulation erfolgreich auf praktischen Hardware-Plattformen implementiert. Darüber hinaus untersucht das IHP im Rahmen des kürzlich bewilligten DFG-Projekts PHY-FEC Zero-Overhead-Retransmission-Verfahren auf der Datenübertragungsschicht, wodurch hocheffiziente HARQ-Mechanismen oberhalb von Level 3 ermöglicht werden.

Im Rahmen des EU-SNS-Programms wurden die Projekte mit den Akronymen 6G-SENSES und MultiX weiter vorangetrieben. In MultiX entwickelt das IHP die ISAC-Technologie weiter. Damit bestehen sehr gute Voraussetzungen für zukünftige Projekte mit ähnlich zusammengesetzten Konsortien im Rahmen der SNS-JU.

Am Joint Lab mit der Humboldt-Universität Berlin wurden 2025 die Arbeiten zur Optimierung von 6G-Netzen hinsichtlich Energieverbrauch und Zuverlässigkeit im Projekt 5G-REMOTE weitergeführt; darauf basierend ist eine Reihe von Veröffentlichungen entstanden. Die Projektmitarbeiterin konnte ihre Promotion im Dezember 2025 erfolgreich verteidigen. Darüber hinaus wurde gemeinsam mit der iris GmbH das Projekt SynfutoP zur Erhöhung der Sicherheit und Zuverlässigkeit von 3D-Kameras weiterverfolgt, und eine geplante Verlängerung dieses Projekts bis Anfang 2026 wurde bewilligt. Ein Antrag auf ein Nachfolgeprojekt ist in Vorbereitung und soll im Januar 2026 eingereicht werden.

## Design und Testmethodik

Die Arbeitsgruppe Design & Test Methodology arbeitet an Themen in den Bereichen neuer Entwurfsmethoden für zuverlässige Schaltungen sowie VLSI-Test auf dem Chip oder Wafer. Neue Anforderungen an Fehlertoleranz und Strahlungshärte führen zu innovativen Ansätzen auf der Ebene des IC-Designs, um integrierte Schaltungen in Weltraumanwendungen einsetzen zu können.

Zu den Schwerpunktaktivitäten der Gruppe gehört die Entwicklung neuartiger strahlungsharter (rad-hard) IPs und ASICs. Diese sind aus Forschungssicht interessant und wichtig, sollten aber auch zu neuen IP-Blöcken im IHP-IP-Portfolio führen. In diesem Zusammenhang waren 2025 mehrere Projekte aktiv. Im EU-Projekt COCHISA wurde die Entwicklung des integrierten Beamforming-ICs fortgesetzt und das Design erfolgreich unter Strahlung getestet. Darüber hinaus gibt es zahlreiche laufende Aktivitäten zusammen mit der ESA und anderen wichtigen Akteuren der Branche für Weltraumanwendungen, einschließlich der Unterstützung bei der Evaluierung der 130-nm-BiCMOS-Technologie für den Einsatz durch ESA-Partner.

Die erfolgreiche Zusammenarbeit im Joint Lab mit der Universität Potsdam wurde fortgesetzt. Der Schwerpunkt lag auf der Fertigstellung des Projekts BB-KI-Chips (BMBF), das sich mit Lehraspekten für Hardware-Ansätze für KI befasste. Die wichtigste Errungenschaft in diesem Jahr war die Implementierung des KI-Prozessorchips HARMONNAI, der auf systolischen Array-Architekturen basiert.

Ein wichtiger Teil der Aktivitäten der Gruppe bezieht sich auf verschiedene Dienstleistungen: von der Integration über das Testen bis hin zum Design-Service. In diesem Jahr haben wir uns auf die Weiterentwicklung der Dienstleistungen konzentriert und das Portfolio um die vollständige Demonstratorentwicklung einschließlich der erforderlichen Softwareunterstützung erweitert.

## Fehlertolerantes Rechnen

Edge-Systeme sind heute eine Schlüsseltechnologie für zahlreiche sicherheitskritische Anwendungsfelder, in denen Daten unmittelbar am Entstehungsort verarbeitet werden müssen. In Bereichen wie der industriellen Automation, der Medizintechnik oder der vernetzten und autonomen Mobilität entstehen kontinuierlich große Datenströme durch Sensorik, Kameras und Kommunikationsschnittstellen, deren zeitkritische Auswertung direkte Auswirkungen auf die funktionale Sicherheit der Systeme hat. Neben geringen Latenzen spielen dabei auch begrenzte Energiebudgets, reduzierte Datenübertragung sowie der Schutz sensibler Informationen eine zentrale Rolle. Um diesen vielfältigen und teils konkurrierenden Anforderungen gerecht zu werden, setzen moderne Edge-Plattformen zunehmend auf heterogene Architekturen, die allgemeine Rechenkerne mit spezialisierten Beschleunigern für Signalverarbeitung, maschinelles Lernen und KI kombinieren. Diese architektonische Vielfalt eröffnet neue Möglichkeiten zur Leistungs- und Effizienzoptimierung, erhöht jedoch zugleich die Anforderungen an Zuverlässigkeit und Fehlertoleranz der zugrunde liegenden Systeme.

Die Arbeitsgruppe Fault Tolerant Computing beschäftigt sich mit der Entwicklung fehlertoleranter Technologien, die gezielt auf die besonderen Anforderungen heterogener Edge-Systeme abgestimmt

sind. Im Mittelpunkt stehen Ein- und Mehrkernplattformen sowie spezialisierte Beschleuniger, die hohe Leistungsfähigkeit und Energieeffizienz mit strengen Zuverlässigkeitsanforderungen verbinden. Durch die Integration robuster Mechanismen zur Fehlererkennung und -korrektur schaffen wir die Grundlage für einen stabilen und ausfallsicheren Betrieb auch in sicherheitskritischen Einsatzszenarien.

Ein zentraler Bestandteil unserer Forschung ist der konsequente Einsatz von Open-Source-Technologien, die eine transparente, flexible und nachhaltige Umsetzung unserer Konzepte ermöglichen. Diese Herangehensweise fördert sowohl Innovation als auch die Übertragbarkeit in reale Systeme. So wurden in dem im Jahr 2025 abgeschlossenen, vom BMBF geförderten Projekt Scale4Edge Prozessoren auf Basis der offenen RISC-V-Instruktionsatzarchitektur eingesetzt. Die Prozessorplattform wurde von uns gezielt für den Betrieb unter kritischen Bedingungen und im Hinblick auf potenzielle Fehler gehärtet. Darüber hinaus wurden leistungsstarke und energieeffiziente Akzeleratoren für heterogene Edge-Systeme in den vom BMBF geförderten Projekten 6G-TAKEOFF und 6G-RIC sowie im EU-Projekt COREnext entwickelt.

Neben der Architektur- und Systemebene spielt auch die zugrunde liegende Fertigungstechnologie eine wesentliche Rolle. In unserer institutseigenen Pilotlinie setzen wir eine 130-nm-Technologie ein, die insbesondere für die präzise Anpassung, Validierung und Verifikation unserer Designs von großer Bedeutung ist. Ergänzend dazu nutzen wir zunehmend externe, stärker skalierte Prozesse, um höhere Leistungsdichten und eine verbesserte Energieeffizienz zu erzielen. In diesem Zusammenhang wurde 2025 erstmals ein Chip in 22-nm-Technologie mit dem Namen CRISPY gefertigt und erfolgreich validiert. Der auf der RISC-V-ISA basierende System-on-Chip wird künftig die Basis für weitere, in skalierter Technologie realisierte High-End-Edge- und Kommunikationssysteme bilden.

Durch die Kombination aus leistungsfähigem Plattformdesign, spezialisierten Hardwarekomponenten, modernen Fertigungstechnologien und fortschrittlichen Fehlertoleranzmechanismen leisten wir einen wesentlichen Beitrag zur Entwicklung zuverlässiger Edge-Systeme, die den komplexen Anforderungen aktueller und zukünftiger Anwendungen gerecht werden.

## Hardware Security

Die Arbeitsgruppe Hardware Security untersucht die Resistenz von kryptographischen Implementierungen gegen unterschiedliche physikalische Angriffe wie Seitenkanalangriffe, Manipulationsangriffe und Fehlerinjektionsangriffe.

Der Fokus der Untersuchungen liegt auf horizontalen Angriffen, bei denen Stromverbrauch oder elektromagnetische Abstrahlung nur bei einer Ausführung der sicherheitskritischen Operation gemessen und analysiert werden, um private krypto-

graphische Schlüssel zu extrahieren. Das Ziel der Untersuchungen ist es, Designmethoden zur Implementierung kryptographischer Algorithmen zu entwickeln, sodass kryptographische Designs gegen ein breites Spektrum physikalischer Angriffe resistent werden. Dabei wurden neue inhärente Schwachstellen in atomaren Implementierungen der Elliptische-Kurven-Skalarmultiplikation identifiziert und untersucht. Sie betreffen insbesondere die Unterscheidbarkeit von Feldmultiplikationen und Quadrierungen sowie weitere Schwachstellen von Algorithmen, die auf dem Atomicity-Prinzip basieren. Außerdem wurde untersucht, wie der Einsatz von TMR, der die Resistenz von Designs gegen Fehlerinjektionen erhöht, sich auf die Resistenz der Designs gegen Seitenkanalanalyse auswirkt. Zusätzlich wurde der Einfluss physikalischer Effekte, wie thermischer Variationen, auf die Resistenz von kryptographischen Hardware-Implementierungen analysiert.

Es wurden Untersuchungen im Bereich kombinierter Seitenkanal- und Fehlerinjektionsangriffe durchgeführt, mit besonderem Fokus auf laserbasierten Methoden. Es wurden unterschiedliche Messgeräte getestet und gezeigt, dass die Ergebnisse von SCA-Resistenztests stark von physikalischen Einflüssen und der verwendeten Messtechnik abhängen. Horizontale Seitenkanalangriffe auf Hardware-Implementierungen von Operationen elliptischer Kurvenkryptosysteme unter Laserbeleuchtung zeigen neue Angriffsmöglichkeiten durch die Kombination optischer Stimulation und Seitenkanalanalyse.

Die Ergebnisse der Untersuchungen liefern eine wichtige Basis für eine realistische Bewertung der Hardware-Sicherheit und wurden in 14 Publikationen vorgestellt, wobei viele davon in Journals und hochrangigen Konferenzen veröffentlicht wurden und




Abbildung 1: CRISPY – RISC-V-Prozessor-basierter Chip, entwickelt und hergestellt in 22-nm-Technologie von GlobalFoundries

eine der Publikationen mit dem Best-Paper-Award ausgezeichnet wurde.

## Neuromorphic Hardware

Die Neuromorphic Hardware Group erforscht neuromorphe Hardware auf Basis von CMOS-Schaltungen und neuartigen Technologien für Edge-KI-Anwendungen. Im Mittelpunkt stehen hochzuverlässige KI-Architekturen, die hohe Leistung und Qualität mit begrenzter Fläche und geringem Energieverbrauch verbinden. Die Gruppe verfolgt dazu einen multidisziplinären Ansatz, der Gerätetechnologie, Schaltungsentwurf, Architekturdesign und Systembetrachtung zusammenführt. Entscheidend ist ein ganzheitlicher Blick über alle Abstraktionsebenen hinweg – von der Vorrichtung über Schaltung und Architektur bis zum System.

Zu den Forschungsschwerpunkten zählen In-Memory-Computing, neuromorphes Hardware-Design und entsprechende Teststrategien, heterogene Hardware-Integration für Edge-KI, zuverlässigkeits- und energiebewusste Entwurfsverfahren, Lebenszyklusmanagement für KI-Hardware, Fehlerminderung und Fehler-toleranz sowie Zuverlässigkeitsbewertungen für KI-Anwendungen. Ergänzend untersucht die Gruppe neuronale Netze und Spiking Neural Networks (SNN) für rechenintensive Anwendungen. Die Fähigkeit des IHP, RRAMs zu entwerfen und herzustellen, schafft dafür eine besondere technologische Grundlage.

Ein Ergebnis dieser Arbeiten ist ein flexibler FPGA-basierter Emulator zur Zuverlässigkeitsbewertung RRAM-basierter KI-Architekturen. Er bildet fertigungs- und zeitabhängige Nichtidealitäten von Bauelementen realitätsnah ab und ermöglicht zyklusgenaue Emulationen in Echtzeit. Dadurch lassen sich Zuverlässigkeit, Latenz und Energieverbrauch solcher Architekturen gemeinsam bewerten. Die Arbeit wurde mit dem Best Paper Award des IEEE Latin American Test Symposium 2024 ausgezeichnet.

Daneben arbeitet die Gruppe an Bewertungsverfahren für konventionelle KI-Architekturen, um beide Rechenparadigmen




Abbildung 2: Gemeinsame Kommunikations- und Sensorplattform (JCAS) im 60-GHz-Band, gemessen in der schalltoten Kammer des IHP

direkt vergleichen zu können. Ein neu vorgeschlagenes Framework zur frühen Zuverlässigkeitsevaluierung unterstützt schnelle Bewertungen im RTL-Designprozess, ohne auf ungenaue High-Level-Fehlerinjektionsmodelle angewiesen zu sein. Bei hochparametrischen Hardware-Designs reduziert es die Kompilierungszeit im Vergleich zu anderen State-of-the-Art-Ansätzen um bis zu 79-fach und die Simulationszeit um bis zu 37,6-fach.

Auch das Hardware-Design für KI-Anwendungen ist ein zentraler Bestandteil der Arbeiten. Entwickelt und in der IHP-130-nm-Technologie gefertigt wurde ein erster KI-Beschleuniger auf Basis eines systolischen Arrays mit  $8 \times 8$  stationären MAC-Verarbeitungselementen und 256 KB On-Chip-Speicher. Harmonai ist für vollständige Convolutional-Neural-Network-Inferenzen mit einem einzigen Befehl optimiert, verfügt über integrierte Re-Quantisierungs- und Postprozessoreinheiten und erreicht mehr als 5 GOPS bei 40 MHz.

Damit verbindet die Neuromorphic Hardware Group grundlegende bis anwendungsorientierte Forschung an neuartigen Bauelementen, Architekturen und Bewertungsverfahren. Ihre Arbeiten adressieren eine zentrale Voraussetzung für künftige KI-Hardware: leistungsstarke, energieeffiziente und zuverlässige Architekturen, die sowohl mit CMOS als auch mit neuen Gerätetechnologien umgesetzt werden können.

## Intelligente IoT-Systeme

Die Forschungsgruppe Intelligent IoT Systems (IIoTS) erforscht die Datenerhebung und Datenauswertung in cyber-physischen Systemen. Daten aus unterschiedlichen Quellen werden intelligent verarbeitet, um Informationen über den Zustand eines Systems zu gewinnen. Diese Informationen dienen dazu, das Verhalten cyber-physischer Systeme zu steuern und bei Bedarf gezielt zu verbessern. Im Kern entsteht damit eine Kontrollschleife, wie sie aus der Prozessüberwachung und -steuerung bekannt ist. Gegenüber klassischen Regelsystemen steigen die Anforderungen jedoch deutlich, insbesondere bei Effizienz, Interoperabilität und Zusammenspiel der Subsysteme.

Hochkomplexe, vernetzte cyber-physische Systeme erfordern neue Ansätze, um Funktionsblöcke zu definieren und ihre Verteilung innerhalb mehrschichtiger Systemarchitekturen festzulegen. Diese Architekturen reichen von der Edge bis zur Cloud. Zu den zentralen Funktionsblöcken zählen Datenerfassung, Datenaustausch und Datenverarbeitung. Ihre konkrete Realisierung und Verteilung bestimmen die Leistungsfähigkeit des Gesamtsystems sowie seine Offenheit für den Datenaustausch mit anderen Systemen. Die IIoTS-Forschungsgruppe untersucht diese Zusammenhänge mit dem Ziel, intelligente, vernetzte cyber-physische Systeme und System-of-Systems-Ansätze zu realisieren. Der Schwerpunkt liegt auf der Optimierung von Anwendungen und Interoperabilität während Entwicklung und Laufzeit.

Im Jahr 2025 standen Konzepte für Datenaustausch und Datenverarbeitung sowie Anforderungen an ihre praktische Umsetzung in realen Anwendungsfällen im Mittelpunkt. Um die Arbeiten eng an aktuellen Entwicklungen und Standardisierungen auszurichten, war die Gruppe in Aktivitäten der Alliance for AI, IoT and Edge Continuum Innovation (AIOTI), der International Data Spaces Association (IDSA) und der EU BRIDGE Data Management Working Group (DMWG) eingebunden. Dadurch kann sie Entwicklungen in Bereichen wie IoT, Data Spaces, semantische Interoperabilität, Ontologien, Kommunikation und relevante Anwendungsfälle verfolgen und mitgestalten.

Ein Beispiel ist die laufende Aktivität zur Interoperabilität von Haushaltsgeräten, die vom EU Joint Research Centre (EU JRC) und der Generaldirektion Energie (DG ENER) durchgeführt und von der IIoTS-Gruppe aktiv unterstützt wird. Ziel ist ein Verhaltenskodex für Hersteller von Haushaltsgeräten, der Interoperabilität für Anwendungen wie Energieflexibilität und Energiemanagement unterstützt.

Zentrale Forschungsinstrumente sind die IHP-Middleware-Ansätze smartDSM und tinyDSM. Sie ermöglichen es, Erweiterungen in realen Szenarien zu verifizieren, Datenaustausch und Datenverarbeitung zu trennen sowie Interoperabilität und Modularität datenzentrierter Anwendungen zu unterstützen. smartDSM wurde ursprünglich im EU-FP7-Projekt e-balance entwickelt und später unter anderem in EU H2020 ebalance-plus und EU INTERREG SmartRiver eingesetzt. Die Middleware eignet sich für Edge-Server, Gateways und Cloud-Server. tinyDSM ist dagegen für eingeschränkte eingebettete Geräte wie Sensorknoten ausgelegt. Zusammen decken beide Lösungen den Datenaustausch und die Datenverarbeitung von Sensoren bis zur Cloud ab.

Diese Middleware bildet auch die Grundlage für weitere Projekte, darunter EU INTERREG SmartRiver2, EU INTERREG SensorNet und EU INTERREG SpectralRiver. Sie adressieren Szenarien in Biodiversitätsmonitoring, Umweltüberwachung, Smart City und Smart Energy. SmartRiver2 startete 2025; der Start der beiden weiteren Projekte ist für 2026 geplant.

Künstliche Intelligenz gewinnt als Werkzeug zur Unterstützung des Menschen weiter an Bedeutung. Das EU-INTERREG-Projekt MobiRobAI entwickelt und bewertet Konzepte, die KI-basierte Anwendungen durch Modularität unterstützen. Es untersucht, wie ähnliche Komponenten mit unterschiedlichen Merkmalen, etwa Leistung oder Schutzniveau, generisch für autonome Anwendungen im Weltraum und auf der Erde genutzt werden können. Verteilte KI in eingebetteten vernetzten Systemen wird im STAF-Projekt InSeKT erforscht. Das für 2026 geplante Projekt AI-DISCO erweitert diese Perspektive auf weitere Systemebenen bis zur Cloud-Schicht.

Im Jahr 2025 wurden in der Gruppe fünf Master- und fünf Bachelorarbeiten zu den Forschungsthemen verteidigt. Drei

weitere Master- und vier Bachelorarbeiten liefen weiter; ihre Verteidigungen sind für 2026 geplant.






Abbildung 3: Open-TETRISC



# AUSGEWÄHLTE PROJEKTE



## 6G-CAMPUS

# Effiziente und sichere 6G-Industrie-Campusnetze mittels KI-gestützter Joint-Communication- und -Sensing-Verfahren



Abbildung 1: Demonstration des entwickelten softwaredefinierten Radio-(SDR)-basierten Joint-Sensing-and-Communication-(JSAC)-Systems auf der Berliner 6G-Konferenz

Die Mobilfunknetze der sechsten Generation (6G) sollen höhere Datenraten, geringere Latenzzeiten, mehr Intelligenz sowie fortschrittliche Dienste bieten, die mit der aktuellen 5G-Technologie nicht verfügbar sind. Diese erweiterten Funktionalitäten machen 6G-Netze zu einem idealen Kandidaten für sehr spezifische Anwendungsfälle, in denen eine zuverlässige Kommunikation mit geringer Latenz erforderlich ist. Die zusätzlichen Dienste über die reine Datenübertragung hinaus machen 6G-Netze hochgradig anpassbar für spezifische Einsatzszenarien. Diese Einsätze erfolgen in der Regel in Form von Campusnetzen, die nur ein begrenztes Gebiet abdecken, beispielsweise eine Fabrik oder ein Krankenhaus, und Dienste anbieten, die auf bestimmte Anwendungen und Anforderungen zugeschnitten sind.

Der Fokus des Projekts 6G-CAMPUS lag auf der Entwicklung industrieller 6G-Campusnetze. Die Grundidee bestand darin, die für öffentliche Netze notwendigen, für industrielle Anwendungen jedoch überflüssigen Funktionen eines 6G-Netzes wegzulassen und neue Funktionen sowie Schnittstellen einzuführen, die für industrielle Netze erforderlich sind. Damit wurde ein neues Projektsegment definiert – OpenXG. Dieser Ansatz soll die Komplexität zukünftiger 6G-Campusnetze reduzieren und eine kosteneffiziente Lösung für unterschiedliche Industrien bieten. Darüber hinaus wurden neue Technologien wie Joint Sensing and Communication (JSAC), Künstliche Intelligenz (KI) und Sicherheit auf der physikalischen Schicht untersucht. Dies ermöglicht es Unternehmen, schnell einsetzbare, kostengünstig aufzubauende, im Betrieb sichere und flexible 6G-Campusnetze zur Steuerung von Maschinen und Anlagen zu nutzen.

Der Beitrag des IHP im Projekt konzentrierte sich auf die Untersuchung und Entwicklung eines JSAC-Systems zur Umfelderkennung in industriellen Umgebungen. Dieses System nutzt das Funkzugangsnetz (Radio Access Network, RAN) des 6G-Netzes, um die Umgebung zu erfassen, d. h., dem Netz eine radarähnliche Funktionalität hinzuzufügen. Der wesentliche Vorteil besteht darin, dass die vom 5G-RAN übertragenen Datenkommunikationswellenformen gleichzeitig auch für die Umfelderkennung genutzt werden. Dadurch ist der Erfassungsprozess effizient und verursacht keinen zusätzlichen Overhead im drahtlosen Medium. Der entwickelte Ansatz wurde auf einer softwaredefinierten Plattform implementiert und demonstriert. Es konnte gezeigt werden, dass Personen und Objekte zuverlässig detektiert und ihre Positionen mit hoher Genauigkeit bestimmt werden können. Das entwickelte System wurde in einer industriellen Umgebung installiert und getestet, wobei eine außergewöhnliche Leistungsfähigkeit nachgewiesen wurde. Für das entwickelte JSAC-System wurden mehrere Anwendungsfälle identifiziert, darunter Sicherheitszonen, Kollisionsvermeidung und die Rekonstruktion digitaler Zwillinge. Diese können sowohl zur Optimierung von Produktionsprozessen als auch des 6G-Netzes selbst eingesetzt werden.

Im Rahmen des 6G-CAMPUS-Projekts wurden darüber hinaus spezifische Komponenten und Architekturen für den Einsatz in 6G-Campusnetzen untersucht und entwickelt. Zusätzlich wurden Proof-of-Concept-Installationen in der TRUMPF-Fabrik aufgebaut und evaluiert. Die weiteren Projektpartner entwickelten hochmoderne, latenzarme und hochzuverlässige drahtlose Datenübertragungssysteme für den Betrieb in Campusnetz-Frequenzbändern, die OpenXG-Architektur, Er-




Abbildung 2: Einsatz des entwickelten JSAC-Systems in einer Antennenkammer zur experimentellen Evaluierung

fassungsansätze für physische Sicherheitsanwendungen sowie Machine-Learning- und KI-Algorithmen zur Nutzung in Verbindung mit den Erfassungsalgorithmen des 6G-Netzes.

Das Projekt wurde vom Bundesministerium für Forschung, Technologie und Raumfahrt (BMFTR) gefördert. Insgesamt waren neun Partner beteiligt, darunter NXP Semiconductors, Giesecke+Devrient Mobile Security, IHP, MECSSware, Merantix Momentum, PHYSEC, R3 Solutions, TRUMPF Werkzeugmaschinen SE + Co. sowie die Rheinland-Pfälzische Technische Universität Kaiserslautern-Landau (RPTU).




Abbildung 3: Heatmap, erstellt mit dem entwickelten JSAC-System, zeigt zwei Personen im Raum

COREnext

## Europäische Schlüsseltechnologien für die nächste Generation von Kommunikations- und Rechenhardware

Zukünftige Mobilfunknetze jenseits von 5G und mit Blick auf 6G stellen völlig neue Anforderungen an die zugrunde liegende digitale Infrastruktur. Extreme Datenraten, ultraniedrige Latenzen, hohe Energieeffizienz sowie gleichzeitig starke Sicherheits- und Vertrauensmechanismen müssen gemeinsam realisiert werden. Das EU-geförderte Forschungsprojekt COREnext adressiert genau diese Herausforderungen und entwickelt zentrale digitale Bausteine für leistungsfähige und vertrauenswürdige Radio Access Networks (RAN).

COREnext vereint ein starkes europäisches Konsortium aus Industrie und Forschung. Zu den Industriepartnern zählen unter anderem Nokia, Ericsson, NXP und Infineon, während auf Forschungsseite renommierte Institutionen wie die Chalmers University of Technology, das Barkhausen Institut, imec und die TU Dresden beteiligt sind. Diese enge Zusammenarbeit stellt sicher, dass wissenschaftliche Innovationen kontinuierlich mit industriellen Anforderungen und realistischen Einsatzszenarien abgeglichen werden.

Der Beitrag des IHP im Projekt konzentrierte sich auf heterogene Hardwarebeschleunigung für PHY- und MAC-Layer-Funktionen sowie auf deren Einbettung in moderne RISC-V-basierte System-on-Chip-(SoC)-Plattformen. Ziel war es, rechenintensive Basisbandfunktionen effizient auszulagern und gleichzeitig die Grundlage für flexible, programmierbare und zukunftssichere Architekturen zu schaffen.

Ein zentrales Ergebnis ist die Entwicklung eines LDPC-Encoders/Decoders für die Vorwärtsfehlerkorrektur (Layout in Abb. 1). Der entwickelte Beschleuniger basiert auf einer vollständig entrollten Hardwarearchitektur und erreicht sehr hohe Durchsätze bei deterministischer Latenz. Die Lösung unterstützt zudem eine flexible Anpassung der Code-Rate und zeigt, dass sich hohe Performance und Konfigurierbarkeit auch in spezialisierten Hardwaredesigns kombinieren lassen. Damit leistet der LDPC-Beschleuniger einen wichtigen Beitrag zur effizienten physikalischen Schicht zukünftiger Mobilfunksysteme.

Ein weiterer Schwerpunkt der Arbeiten war der KI-basierte MAC-Scheduler AIMOS (AI Multi-Objective Scheduler). AIMOS verfolgt das Ziel, klassische heuristische Scheduling-Algorithmen durch lernbasierte Verfahren zu ergänzen, um Funkressourcen adaptiv und QoS-bewusst zu verteilen. Im Rahmen des Projekts wurde AIMOS konzeptionell entwickelt, trainiert und in realitäts-




Abbildung 1: Layout des LDPC En-/Decoders in 28-nm-Technologie

nahen 5G-Simulationsumgebungen evaluiert. Die Ausführung des neuronalen Netzes wurde dabei auf einem NVDLA-basierten KI-Beschleuniger simuliert, um die Machbarkeit von Echtzeit-Inferenz unter 5G-Timing-Bedingungen zu untersuchen.

Parallel dazu wurde gemeinsam mit der ETH Zürich eine RISC-V-basierte SoC-Plattform aufgebaut, die gezielt für zukünftige MAC-Layer-Aufgaben ausgelegt ist. Diese Plattform kombiniert einen RISC-V-Prozessor für Control-Plane-Funktionen mit der Möglichkeit, spezialisierte Beschleuniger für datenintensive Verarbeitung anzubinden. In diesem Kontext wurde der NVDLA-Beschleuniger erfolgreich über Systembusse und Memory-Mapped Registers in die RISC-V-Plattform integriert.

Insgesamt unterstreichen die Arbeiten im COREnext-Projekt eindrucksvoll die strategischen Kernthemen des IHP: RISC-V-

Technologie, domänenspezifische Hardwarebeschleuniger und KI-gestützte Methoden für zukünftige Kommunikationssysteme. Die erzielten Ergebnisse demonstrieren nicht nur technologische Exzellenz, sondern auch das Potenzial für skalierbare, energieeffiziente und zukunftssichere 6G-Lösungen. COREnext liefert damit wesentliche Bausteine und praktische Erfahrungen, auf denen das IHP seine weiteren Forschungs- und Transferaktivitäten im Bereich moderner Mobilfunk- und Edge-Computing-Architekturen aufbauen kann.

## DI-FLOWSPACE

# Offene, qualitätsgesicherte Designplattform für strahlungstolerante integrierte Schaltungen

FlowSpace (BMBF-Verbundprojekt im Programm „DE:Sign“) entwickelt eine offene, qualitätsgesicherte Designplattform, mit der strahlungstolerante integrierte Schaltungen für Weltraum- und andere Harsh-Environment-Anwendungen entworfen werden können. Das Vorhaben verfolgt zwei übergeordnete Ziele: Erstens sollen der Open-Source-Design-Community die Bausteine und Workflows bereitgestellt werden, um RadHard-Schaltungen selbstständig zu entwickeln und zu verifizieren. Zweitens wird die Industrietauglichkeit durchgängiger Open-Source-EDA-Flows unter realistischen Randbedingungen systematisch untersucht, um eine belastbare Lückenanalyse zu erstellen und Verbesserungen als wiederverwendbare Open-Source-Artefakte in das Ökosystem zurückzuführen.

Technisch baut FlowSpace auf dem IHP-Open130-G2-PDK auf und ergänzt es um strahlungsrelevante Erweiterungen.

Dazu zählen TMR-basierte (dreifach redundante) Standardzellen, Erweiterungen der Schaltungssimulation mit ngspice für Zuverlässigkeit, Alterung und Strahlungseinflüsse, ein offener SRAM-Generator mit optionaler Strahlungshärtung sowie ein Continuous-Integration-System zur automatisierten Verifikation und Sicherstellung der Release-Qualität. Am IHP werden die zentralen Open-Source-Artefakte entwickelt, integriert und qualitätsgesichert. Dazu gehören insbesondere PDK und Bibliotheken, Simulationsumgebungen sowie die CI-Automatisierung.

Partner des Projekts sind IHP (Koordination), IMST GmbH, Fraunhofer IIS/EAS und die Universität Duisburg-Essen (EBS). Das Vorhaben wird im BMBF-Programm DE:Sign unter dem Förderkennzeichen 16ME0986K gefördert und läuft von 05/2024 bis 04/2027.



Abbildungen 1-3: Kooperationspartner

# Chipbasierter Quantenzufallszahlengenerator

Zufallszahlen sind eine wichtige Ressource in Ingenieur- und Naturwissenschaften mit praktischen Anwendungen in Simulation und Kryptografie. Die inhärente Zufälligkeit der Quantenmechanik macht Quantensysteme zu einer perfekten Entropiequelle. Die Quantenzufallszahlengenerierung ist daher heute eine der etabliertesten Säulen der Quantentechnologie.

Im Rahmen des vom BMFTR geförderten Projekts CBQD (Chip-Based Quantum Random Number Device) entwickelt ein deutsches Konsortium aus IHP, FhG IPMS, FhG IOF, Leibniz-Universität Hannover und Technischer Universität Darmstadt einen photonischen Zufallszahlengenerator mit dem Ziel sehr hoher Zufallszahlengenerierungsraten.

Die Innovation des Projekts liegt in der vollständigen Integration einer On-Chip-Laserquelle mit einem elektronisch-photonischen Analog-Core-IC, das Schrottrauschmessungen auswertet und diese an ein digitales Signalverarbeitungsschema weiterleitet. Das IHP ist an der Modellierung einer photonisch-elektronischen Entropiequelle, an der Laserentwicklung und -integration sowie an der Chipfertigung in der EPIC-Technologie beteiligt.

Die anfängliche Modellierung von zwei möglichen Verfahren zur Extraktion von Laserrauschen, nämlich Schrottrausch- und Phasenrauschmessungen (Abb. 1), zeigte schnell, dass durch




Abbildung 1: Zwei wichtige Prinzipien der Entropieextraktion aus Laserlicht: Messungen des Schrottrauschens (Vakuumfluktuation) und Messung des Laserphasenrauschens

die Messung von Schrottrauschen überlegene Zufallszahlengenerierungsraten erreicht werden können (Abb. 2). Eine erste Implementierung des Entropieextraktions-ICs einschließlich der Fläche zur Positionierung des III-V-Coupons für den Laser ist in Abb. 3 dargestellt.

Die Laserintegration in CBQD folgt einem neuartigen Ansatz unter Verwendung der Mikrotransferdruck-Technologie aktiver Coupons (InP-basiertes Quantenmuldenmaterial). Die Coupons werden auf Gebiete im Chip gedruckt, die die Laserkavität und Kopplungsstrukturen enthalten, um das Laserlicht auf das Frontend der elektronisch-photonisch integrierten Schaltung zu übertragen.




Abbildung 2: Analyse erster Ordnung der erreichbaren maximalen Quantenzahl-Generierungsbitrate als Funktion der Laserleistung für die beiden Fälle der Vakuumfluktuationmessungen und der Laserphasenrausch-Messungen




Abbildung 3: Mikroskopbild der CBQD-Entropie-Engine basierend auf Schrottrauschmessungen in der IHP SG25H5\_EPIC-Technologie. Der obere Teil zeigt die III-V-Landestelle

## 6G-SENSES

# Multi-Technologie-ISAC-Plattform

6G-SENSES entwickelt eine drahtlose Infrastruktur der nächsten Generation, die eine fortschrittliche Leistungsfähigkeit für zukünftige 6G-Systeme ermöglicht. Aktuelle Rahmenwerke zur Definition der Anforderungen der nächsten Generation drahtloser Kommunikation betonen insbesondere die Integration von Kommunikations- und Netzwerksensorikfunktionen, bekannt als Integrated Sensing and Communication (ISAC). Um eine vollständige und effektive Integration von Kommunikation und Sensorik zu erreichen, müssen Sensorelemente in die Architektur des Open Radio Access Network (O-RAN) integriert werden, sodass sie gemeinsam mit Kommunikationseinheiten verwaltet werden können. 6G-SENSES berücksichtigt dabei ein Multi-Technologie-RAN-Ökosystem mit unterschiedlichen Technologien, die Sensorikfunktionen bereitstellen können und innerhalb eines ISAC-Rahmens koexistieren. Ziel ist es, eine möglichst genaue Abbildung der Umgebung sowie eine präzise Lokalisierung potenzieller Nutzer zu ermöglichen.

6G-SENSES entwickelt eine neuartige 6G-Architektur, die die gemeinsame Unterstützung von Sensor- und Kommunikationsdiensten ermöglicht und ein multitechnologisches, ISAC-fähiges RAN über ein fortschrittliches Transportnetzwerk mit den Domänen des 6G-Kernnetzes verbindet. Dieses Framework nutzt neue Technologien der physikalischen Schicht (PHY), um die Sensorikfähigkeiten des Netzwerks zu verbessern, die Zusammenarbeit zwischen den unterschiedlichen Technologien zu stärken und damit die Genauigkeit der Sensorik zu erhöhen. Die aus diesen Technologien

gewonnenen Sensordaten werden an das O-RAN-Framework übermittelt, um dort sowohl Optimierungsfunktionen zu unterstützen als auch sogenannte Network Digital Twins (NDT) aufzubauen.

Das IHP entwickelt gemeinsam mit der Universität Kantabrien einen multitechnologischen ISAC-End-to-End-Prototyp, um verbesserte 6G-Kommunikation zu demonstrieren. Dabei werden Sensorik, Lokalisierung und Tracking sowohl im Sub-6-GHz- als auch im Millimeterwellenbereich genutzt. Das Design kombiniert 5G-RAN- und Nicht-3GPP-Konnektivität, um eine präzise Wahrnehmung der Umgebung zu ermöglichen.

Die Funktionalität des Sensortestbeds wird erweitert, um 5G-Kommunikation zu unterstützen und gleichzeitig Radarfunktionen bereitzustellen. Während der Downlink-Übertragung (DL) empfängt und verarbeitet die Radio Unit (RU) reflektierte Signale, um die Umgebung zu erfassen. Die Sensorinformationen bestehen dabei in der Erkennung von Veränderungen der Umgebung im Vergleich zu einer Referenzsituation, wodurch Hindernisse identifiziert werden können. In dem Szenario bewegen sich ein oder mehrere Nutzergeräte durch eine Innenumgebung, in der unterschiedliche radarbasierte Sensorik- und aktive Sensoriktechnologien eingesetzt werden.

Während der Kommunikation mit den Nutzergeräten können die radarbasierenden Sensoriksysteme die Umgebung erfassen und Sensordaten mit unterschiedlicher Granularität über ein spezielles Service Model (SM) für Sensorik an das O-RAN-System übertragen. Die kombinierten Kommunikations- und Sensorik-




Abbildung 1: 5G-Sensorik-Implementierung mit Sub-6-SDR-basierten Geräten

technologien halten die Datenkommunikation aufrecht und bestimmen gleichzeitig die Position der Nutzergeräte. Auf diese Weise können die im O-RAN-Framework eingesetzten Funktionen die zusammgeführten Kommunikations- und Sensordaten nutzen, um Kommunikationsbeeinträchtigungen vorherzusehen und durch eine optimierte Nutzung der Funkressourcen darauf zu reagieren.

Das Projekt wird durch das Smart Networks and Services (SNS) Joint Undertaking (JU) sowie das Forschungs- und Innovationsprogramm Horizont Europa der Europäischen Union gefördert. Insgesamt sind elf Partner beteiligt, darunter IHP, IASA, die Universität Kantabriens, Accelleran, OTE, die Sapienza Universität di Roma, die TU Braunschweig, das Barkhausen Institut, Intel Deutschland GmbH sowie die Nottingham Trent University.




Abbildung 2: O-RAN-kompatibles E2-Dienstmodell (SM) zum Transport von Sensorinformationen




Abbildung 3: Implementierung des 6G-SENSES ISAC-Testbeds

## GATEPOST

# Graphenbasierte volloptische Technologieplattform für ein sicheres Internet der Dinge

Das Internet of Things (IoT) und die nächste Generation von Kommunikationstechnologien wie 5G und 6G werden für die moderne Gesellschaft unverzichtbar. Sie ermöglichen medizinische Versorgung in Echtzeit, intelligente Städte, selbstfahrende Autos und fortschrittliche industrielle Automatisierung. Das rasante Wachstum der Anzahl vernetzter Geräte führt jedoch zu einem Anstieg des Datenvolumens, einem höheren Energieverbrauch und einer größeren Anfälligkeit für Cyberangriffe. Aktuelle Lösungen für elektronische Sicherheit und Datenverarbeitung haben oft Schwierigkeiten, die Anforderungen an Leistung, Latenz und Energieeffizienz gleichzeitig zu erfüllen.

Das Projekt GATEPOST (Graphene-based All-Optical Technology Platform for Secure Internet of Things) geht diese Herausforderungen an, indem es eine neue optische Computerplattform auf Graphenbasis entwickelt, die Daten sicher, schnell und effizient verarbeiten kann. Die ultraschnelle optische Reaktionszeit von Graphen ermöglicht eine Datenverarbeitung mit hoher Bandbreite bei deutlich reduziertem Energieverbrauch. GATEPOST zielt darauf ab, diese Eigenschaften zu nutzen, um sichere, skalierbare und nachhaltige Computing-Lösungen für zukünftige IoT- und 5G/6G-Infrastrukturen zu schaffen. Ein grundlegender Schritt zur Erreichung dieses Ziels ist die Integration von photonischen Bauelementen auf Graphenbasis in standardmäßige CMOS-Fertigungsprozesse auf Siliziumnitrid-Basis. Das Projekt zielt auch darauf ab, ein Netzwerksicherheitsgateway auf Graphenbasis zu demonstrieren, das Cyberangriffe wie Distributed Denial of Service (DDoS) in Echtzeit mit minimaler Latenz und minimalem Stromverbrauch erkennen kann.

Das Leibniz-Institut für innovative Mikroelektronik (IHP) ist Koordinator des Projekts. Am IHP konzentrieren sich die Forscherinnen und Forscher auf den Entwurf, die Herstellung und das Testen photonischer Bauelemente auf Graphenbasis innerhalb einer 200-mm-CMOS-Pilotlinie. Das Institut bringt sein Fachwissen in den Bereichen Halbleiterfertigung, photonische Integration und Bauelementcharakterisierung ein. Ein wichtiger Meilenstein war die Entwicklung von Prozessen für die großtechnische Integration von Graphen in CMOS-kompatible Plattformen, die für den industriellen Einsatz unerlässlich ist.

Ein Highlight für GATEPOST im Jahr 2025 war die Graphene Week, die im September in Vicenza stattfand. Die Mitglieder des IHP spielten bei dieser Konferenz eine aktive Rolle: Mindaugas Lukošius war Mitveranstalter eines gemeinsamen Workshops mit den Graphene-Flagship-Projekten 2DNeuralVision, Next-2DIGITS und 2D-Pilot Line. Im Rahmen derselben Veranstaltung präsentierte Daniele Capista sein Poster „Evaluation of Contact Architectures for Large-Area CVD Graphene Integration in CMOS-Compatible Photonic Platforms“.

Das GATEPOST-Konsortium vereint führende europäische Forschungsinstitute und Industriepartner wie IHP, IMEC, das Fraunhofer-Institut und Akhetonics. Diese Organisationen arbeiten eng mit dem Graphene Flagship und dem Projekt 2D-PL (2D Pilot Line) zusammen. Das Projekt wird von der Europäischen Union im Rahmen des Programms „Horizon Europe“ finanziert.



Abbildung 1: Optische Bilder der im Rahmen des GATEPOST-Projekts am IHP hergestellten Chips. Rechts: Bild eines von Akhetonics entworfenes linearen Logikgatters.



Abbildung 2: Gemeinsamer Workshop auf der GRAPHENE WEEK 2025 mit GATEPOST, 2DNeuralVision, Next-2DIGITS und Mitgliedern des 2D-Pilot Line-Projekts.

## LausiTHz-Plattform für THz-Systeme der nächsten Generation

Die Nachfrage nach Hochgeschwindigkeitskommunikation und Präzisionssensorik steigt kontinuierlich mit den Fortschritten siliziumbasierter Technologien. Gleichzeitig nimmt jedoch auch die Komplexität solcher Systeme sowie der Entwicklungsaufwand zu, um die steigenden Hardwareanforderungen innerhalb angemessener Entwicklungszeiten zu erfüllen. Das Projekt LausiTHz adressiert diese Herausforderung durch den Aufbau einer Plattform für THz-Prozesse, -Bauelemente und -Schaltungen, die die




Abbildung 1: Layout der modularen Hochleistungs-Radarempfänger- und Sender-Chips im J-Band

Entwicklung komplexer Systeme in einem integrierten Ansatz ermöglicht und Unternehmen in der Region den Zugang zu entsprechenden Technologien erleichtert.

Im Mittelpunkt des Projekts steht die sogenannte THz-Lücke – das Frequenzspektrum zwischen Millimeterwellen und fernem Infrarot. Fortschritte in der Halbleitertechnologie des IHP-Reinraums ermöglichen hier die Entwicklung leistungsfähiger Bildgebungssysteme. Im Rahmen der zweiten Phase des iCampus-Projekts, das vom Bundesministerium für Forschung, Technologie und Raumfahrt (BMFTR) gefördert wird, konzentrieren sich die Entwicklungsaktivitäten auf den Frequenzbereich zwischen 0,1 und 0,3 THz. Ziel ist es, eine modulare Toolbox aus technologischen Bausteinen bereitzustellen, die Unternehmen den Zugang zu Frontend-Modulen der nächsten Generation für Anwendungen in Bildgebung, Vektornetzwerkanalyse, Spektroskopie, Radarsensorik und Kommunikation ermöglicht.

Die Entwicklung folgt zwei komplementären Pfaden. Im ersten Pfad entwickelt das IHP zentrale Bausteine für Transceiver im J-Band (220-325 GHz), darunter Leistungsverstärker, rauscharme Verstärker, Mischschaltungen, Strukturen zur Leistungsaufteilung und -kombination sowie On-Chip-Antennen auf Basis der

neuesten institutseigenen Prozesse. Als Proof of Concept für die modulare Toolbox werden diese Bausteine in skalierbare Sendee- und Empfangschips integriert, deren zur Fertigung eingereichte Layouts in Abb. 1 dargestellt sind.

Im zweiten Pfad werden weitere Transceiver-Bausteine für den Frequenzbereich des D-Bands (110-170 GHz) entwickelt. Gleichzeitig arbeitet das IHP mit dem Projektpartner FBH zusammen, um Synergien mit dessen Hochleistungsverstärkern auf Basis von InP-HBT-Technologie zu nutzen. Dieser Ansatz demonstriert die Möglichkeiten der geplanten Toolbox auch im Hinblick auf heterogene Integrationsstrategien. Zusätzlich entwickelt der Projektpartner IZM Antenna-in-Package-Designs, die als modulare Bausteine in Systemmodule integriert werden können. Dadurch entstehen zwei komplementäre Ansätze zur Antennenintegration. Der für die Heterointegration mit dem InP-basierten Chip entwickelte und zur Fertigung eingereichte Senderchip ist in Abb. 2 dargestellt.

Im letzten Projektjahr 2026 werden zwei Demonstrator-Front-ends aufgebaut und in der schalltoten Kammer des IHP charakterisiert. Dabei werden die beiden Antennenintegrationsansätze miteinander verglichen und weitere Optimierungsmöglichkeiten untersucht. Die finalen Radarmodule sollen einen kompakten Formfaktor aufweisen und für die zweidimensionale Objektdarstellung getestet werden. Angestrebt werden eine Winkelauflösung von weniger als  $2,5^\circ$  sowie eine radiale Auflösung im Millimeterbereich.

Die entwickelten Komponenten sollen künftig in verschiedenen Anwendungsfeldern eingesetzt werden, darunter berührungslose Sensorik, Automobiltechnik, zerstörungsfreie Materialprüfung, medizinische Diagnostik sowie Kommunikationssysteme der nächsten Generation. Durch die Senkung der Einstiegshürden für kleine und mittlere Unternehmen beim Zugang zu dieser Technologie trägt das Projekt sowohl zur Weiterentwicklung wissenschaftlicher Erkenntnisse als auch zur Stärkung technologischer Innovationen in der Region bei.




Abbildung 2: Layout des D-Band-Radarsenderchips für die Heterointegration mit einem InP-basierten Leistungsverstärker

## LEOMEM

# Memristorbasierte In-Memory-Computing-Architektur für Low-Earth-Orbit-Missionen

Die Raumfahrtlandschaft hat sich in den letzten Jahren stark verändert, angetrieben durch neue Systemparadigmen und bislang unerreichte Möglichkeiten für Forschung und Industrie. Mit dem Einstieg zahlreicher Universitäten und privater Unternehmen hat sich der Fokus von ausschließlich groß angelegten Missionen staatlicher Raumfahrtagenturen hin zu kleineren, häufigeren Projekten verschoben, in denen neue Bauelemente und bislang wenig erforschte Technologien schneller erprobt werden können. Ein prominentes Beispiel hierfür ist die Initiative „Internet of Space“ (IoS), die von IEEE und mehreren Unternehmen ins Leben gerufen wurde und darauf abzielt, ländliche und sich entwickelnde Regionen über Konstellationen von Mikrosatelliten in niedriger Erdumlaufbahn (Low Earth Orbit, LEO) mit Hochgeschwindigkeitskommunikation zu versorgen.

Der Weltraum stellt für mikroelektronische Schaltungen eine besonders herausfordernde Umgebung dar, insbesondere aufgrund extremer Temperaturschwankungen und unvorhersehbarer Strahlungsereignisse. Daher sind strahlungsharte Bauelemente sowie rad-hard-by-design (RBD)-Techniken entscheidend, um die Zuverlässigkeit und Funktionsfähigkeit von Systemen in LEO-Missionen sicherzustellen. Neuartige memristive Speicher wie Resistive Random-Access Memories (RRAM), die im MEMRES-Modul des IHP-Prozessdesignkits (PDK) verfügbar sind, zeigen aufgrund ihres physikalischen Funktionsprinzips eine erhöhte Strahlungsresistenz. Ihr Widerstandsschalten basiert auf der Bildung und Auflösung von Sauerstoffvakuum-Filamenten und verleiht ihnen eine inhärente Strahlungstoleranz, die in Experimenten unter Röntgenbestrahlung nachgewiesen werden konnte. Die Nichtflüchtigkeit dieser Bauelemente macht sie für eingebettete Speicherbänke in Prozessoren während Stromausfällen besonders attraktiv und ermöglicht zugleich energieeffiziente Systemstarts nach Ruhephasen. Darüber hinaus unterstützt ihre quasi-analoge Mehrbit-Speicherung flächen- und energieeffiziente In-Memory-Computing-




Abbildung 1: Doktorandin Mar Ouigibert konfiguriert die X-Ray-Testparameter, bevor die Strahlungsquelle aktiviert wird

Operationen. Aufgrund ihrer inhärenten Strahlungshärte eignen sich RRAM-Speicher besonders gut für CPU-Checkpoint-Speicherungen, da sie den Aufwand zur Datenwiederherstellung

reduzieren und den Bedarf an aufwendigen Fehlerkorrekturverfahren verringern. Aufbauend auf diesen Eigenschaften verfolgt das Projekt LEOMEM (Memristive-Based In-Memory Computing for Low Earth Orbit Missions) das Ziel, eine RRAM-basierte In-Memory-Computing-Architektur für IoS-Anwendungen in LEO-Missionen zu entwerfen, umzusetzen, zu prototypisieren und zu evaluieren.

Zu diesem Zweck arbeitet das IHP-RRAM-Team unter der Leitung von Prof. Dr. Christian Wenger mit dem Lehrstuhl für Mikro- und Nanotechnologie (MNT) der Technischen Universität München unter der Leitung von Prof. Dr. Amelie Hagelauer sowie mit dem Lehrstuhl für Integrierte Systeme (INSY) der Universität Rostock unter der Leitung von Prof. Dr. Marc Reichenbach zusammen. Das Projekt wird durch die Deutsche Forschungsgemeinschaft (DFG, Fördernummer 551916740) gefördert.

Seit Projektbeginn im Oktober 2025 konnten Forschende am IHP in ersten Strahlungstests zeigen, dass RRAM-basierte Speicherarrays Daten zuverlässig unter Röntgenbestrahlung speichern und ihre intrinsische Nichtflüchtigkeit auch bei totalen ionisierenden Dosen von über 1 Mrad aufrechterhalten.

Für das Jahr 2026 sind weitere Bestrahlungskampagnen mit Gammastrahlen und schweren Ionen geplant, um die Strahlungstoleranz der RRAM-Technologie des IHP umfassend zu bewerten, insbesondere im Hinblick auf Anwendungen auf LEO-Satelliten. In Zusammenarbeit mit MNT und INSY hat das IHP-Team zudem an der Entwicklung, Fertigung und Charakterisierung von Schutzschaltungen gegen Single Event Effects (SEE) sowie eines strahlungsharten Slope-Analog-Digital-Wandlers (ADC) mitgewirkt. Diese Arbeiten bilden eine solide Grundlage für die weitere Entwicklung des Projekts im Jahr 2026.

Die bisherigen Ergebnisse unterstreichen das Potenzial memristiver Speichertechnologien für zukünftige Raumfahrtanwendungen. Laufende und zukünftige Arbeiten konzentrieren sich auf die Entwicklung eines vollständigen Speichermoduls, das nahtlos in raumfahrttaugliche Prozessorsysteme integriert werden kann.





Abbildung 2: Röntgenstrahl auf den RRAM-Testchip gerichtet, der auf der Steuerplatine montiert ist

## Open-Source-Designplattform für Millimeterwellen-ICs auf Basis skalierbarer BiCMOS-Technologie

Die drahtlose Datenübertragung ist für unser Leben und unsere Arbeit von zentraler Bedeutung. Angetrieben durch die Corona-virus-Pandemie und die Arbeit im Homeoffice steigt die Nachfrage weiterhin stark an. Dies erfordert in Zukunft die Nutzung von Millimeterwellenfrequenzen über 30 GHz, die hohe Bandbreiten für die Kurzstreckenkommunikation, Edge-Systeme und Sensortechnik ermöglichen. Deutschland ist im Bereich der Millimeterwellen-ICs sehr gut aufgestellt, jedoch bei den Design-Tools stark von anderen Ländern abhängig. Aufgrund von Marktmonopolen ausländischer Anbieter sind die Kosten für Millimeterwellen-IC-Design-Tools sehr hoch, etwa doppelt so hoch wie die Kosten für hochqualifizierte Chip-Designer. Dies hemmt die Innovationskraft von Start-ups und kleinen Unternehmen und gefährdet deren Erfolg und Wachstum.

Beim Design von Millimeterwellen-Chips sind EM-Simulationen, Modellierung und Layout skalierbarer Komponenten wie Übertragungsleitungen, Spulen und Kondensatoren von großer Bedeutung. Um die technologische Souveränität zu stärken, richtet das vom BMFTR geförderte Projekt „DE:Sign Enablement for Millimetre-wave Integrated Circuits using Open-Source Tools – Di-DEMICO“ eine Designplattform für Millimeterwellen-ICs ein. Sie basiert auf der fortschrittlichen IHP-SG13G2-BiCMOS-Technologie und nutzt Open-Source-Tools. Das Hauptziel des Projekts ist die Entwicklung der gesamten Designkette, vom Prozessdesign-Kit (PDK) über den Schaltplansimulator (NGspice), den Layout-Editor (KLayout) einschließlich Design Rule Check (DRC) und Layout vs. Schematic (LVS) bis hin zum elektromagnetischen Simulator



(openEMS) und möglichen Anwendungen. Um die Plattform zu testen und zu optimieren, werden verschiedene Teststrukturen und Bausteine entworfen und gemessen, darunter Übertragungsleitungsstrukturen, Chiprahmen, passive Baluns und Verstärker. Die Ergebnisse und Teile der entworfenen Modelle, Komponenten und Blöcke werden in die aktualisierbare Plattform und die IP-Bibliotheken integriert, die IHP als Open Source zur Verfügung stellen will.

Di-DEMICO vereint das komplementäre Fachwissen zweier Universitäten (Technische Universität Dresden und Universität Duisburg-Essen) und eines Forschungsinstituts (IHP). Insbesondere die Technische Universität Dresden und die Universität Duisburg-Essen tragen zur Erweiterung der bestehenden Open-Source-Design-Tools für den Einsatz in Hochfrequenzanwendungen bei, das IHP (D-T) ist für die Weiterentwicklung des Open-Source-PDK verantwortlich, während das Design von Millimeterwellen-Bausteinen ausschließlich mit Open-Source-Tools sowohl von der Technischen Universität Dresden als auch vom IHP (D-CD) durchgeführt wird.

In diesem Rahmen ist IHP (D-CD) für den Entwurf eines 60-GHz-Schaltverstärkers mit Spitzenwirkungsgrad verantwortlich, dessen Schaltbetrieb genaue Modelle der aktiven und passiven Komponenten bis zu mehreren Oberwellen der Grundwellen erfordert. Die SG13G2-HBTs können eine Verstärkung von mindestens 300 GHz liefern, was der fünften Oberwelle von 60 GHz entspricht. Das bedeutet, dass für den erfolgreichen Entwurf eines Schaltleistungsverstärkers mit einer Mittenfrequenz von 60 GHz Modelle mit einer Genauigkeit von bis zu etwa 300 GHz erforderlich sind. Erste Studien führten zum Entwurf von zwei verschiedenen Schaltleistungsverstärkern, von denen einer in Klasse E und der andere in Klasse F arbeitet. Beide werden derzeit charakterisiert.




Abbildung 1: (a) Verstärkerlayout und (b) EM-Simulationsansicht des Transistorkerns in Open-Source-Tools (KLayout bzw. openEMS)

**QUASAR**

# Halbleiter-Quantenprozessor mit shuttlingbasierter skalierbarer Architektur

Quantencomputer werden voraussichtlich tiefgreifende Veränderungen in der Informationstechnologie ermöglichen. Ihre grundlegende Recheneinheit, das Qubit, ist ein zweistufiges quantenmechanisches System, beispielsweise der Spin eines Elektrons. Da physikalische Qubits inhärent fehleranfällig sind, werden für einen fehlertoleranten Quantencomputer Millionen physikalischer Qubits benötigt, um eine ausreichende Anzahl logischer Qubits zu realisieren. Halbleiterbasierte Spin-Qubits gelten aufgrund ihrer langen Kohärenzzeiten, niedrigen Fehleraten und ihrer Kompatibilität mit der (Bi)CMOS-Fertigung als vielversprechende Kandidaten für großskalige Quantencomputer. Dies eröffnet prinzipiell die Möglichkeit, Milliarden von Qubits auf einem einzelnen Wafer zu integrieren. Allerdings erfordert jedes Spin-Qubit eigene Gate-Elektroden und Steuerelektronik, sodass die Skalierbarkeit grundlegend durch die Verdrahtungsdichte und das Signal-Fan-out begrenzt ist und daher eine hochskalierbare Steuerarchitektur notwendig wird.

Das vom BMFT geförderte Projekt „Halbleiter-Quantenprozessor mit shuttlingbasierter skalierbarer Architektur – QUASAR“ zielt darauf ab, eine skalierbare Quantenprozessarchitektur auf Basis von Silizium-Spin-Qubits zu demonstrieren (Abbildung 1a). Das am JARA-Institut für Quanteninformation entwickelte QuBus-Konzept (Abbildung 1b) ermöglicht das zwei-dimensionale kohärente Shuttling von Elektronenspins über

dichte Qubit-Arrays hinweg und schafft dadurch ausreichend Platz für integrierte Steuer- und Ausleseelektronik auf dem Quantenchip, wie in Abbildung 1c dargestellt. Das IHP leitet eines von vier Arbeitspaketen im Projekt QUASAR und ist für die Entwicklung von Si/SiGe-Heterostrukturen mit einem <sup>28</sup>Si-angereicherten Quantenwell auf 200-mm-Wafern zuständig. Die Wafer werden an Infineon und das Fraunhofer IPMS zur Herstellung von Quantenbauelementen geliefert, die anschließend am Fraunhofer IAF, an der Universität Regensburg und bei JARA charakterisiert werden. Da das Elektronenspin-Qubit im <sup>28</sup>Si-angereicherten Quantenwell lokalisiert ist, ist ein detailliertes Verständnis des Einflusses von Materialeigenschaften, Prozessschritten in der Fertigung und dem Gate-Stack-Design auf die Qubit-Performance entscheidend.

Innerhalb dieses Rahmens wurden mehrere komplementäre Ergebnisse erzielt. In einer gemeinsamen Studie von IHP und IKZ wurde der durch TiN-Gate-Elektroden induzierte mechanische Spannungszustand im Si-Quantenwell systematisch untersucht. Dabei konnte gezeigt werden, dass sowohl die intrinsische Spannung des Gate-Materials als auch die lateralen Abmessungen der Elektroden die elektrostatische Potentiallandschaft im Si-Quantenwell stark verändern, was direkte Auswirkungen auf den Qubit-Betrieb und das kohärente Shuttling von Elektronen hat.

Parallel dazu entwickelten IHP, die Universität Regensburg und die RWTH Aachen ein spezielles Testfeld zur Fertigung von




Abbildung 1: (a) Schematische Darstellung einer vorgeschlagenen skalierbaren Quantenarchitektur. Qubit-Arrays sind über langreichweitige Koppler, wie z. B. QuBus-Strukturen, miteinander verbunden (<https://doi.org/10.1038/s41534-017-0038-y>). (b) Si/SiGe-basierte QuBus-Struktur: Gate-Elektroden definieren das elektrostatische Potential im Halbleiter, konfigurieren ein Elektron und transportieren es entlang einer definierten Richtung (<https://doi.org/10.1103/4lky-413f>). (c) Falschfarbige rasterelektronenmikroskopische Aufnahme einer Draufsicht auf ein QuBus-Bauelement (<https://doi.org/10.1038/s41467-024-46519-x>).

Qubit-Templates und Hall-Bar-Feldeffekttransistoren (HB-FETs) in der IHP-BiCMOS-Pilotlinie (Abbildung 2a). In Kombination mit den kryogenen Magnetotransport-Messmöglichkeiten des IHP (Abbildung 2b) ermöglichte dies eine enge Rückkopplung zwischen Materialentwicklung und Prozesstechnologie, die zur Verbesserung und Optimierung von Si/SiGe-Heterostrukturen mit geringer Unordnung führte. Die resultierenden Bauelemente zeichnen sich durch eine reproduzierbare Fertigung und durchgängig hochwertige Transporteigenschaften aus (Abbildung 2c). Weitere Untersuchungen an bei IHP gefertigten Bauelementen analysierten den Einfluss unterschiedlicher Gate-Stack-Dielektrika und thermischer

Budgets auf den zweidimensionalen Elektronentransport in der Heterostruktur.

Zusammen unterstreichen diese Ergebnisse die Rolle des IHP als wichtigen Akteur der Quantenforschung in Deutschland und Europa. Laufende und zukünftige Arbeiten konzentrieren sich auf die Weiterentwicklung der material- und bauelementbezogenen Grundlagen für Spin-Qubits sowie auf den Ausbau der Fertigungs- und Charakterisierungskapazitäten des IHP für zunehmend komplexe Quantensysteme.




Abbildung 2: (a) Schematische Darstellung der am IHP gefertigten Si/SiGe-Heterostruktur mit integriertem HB-FET-Bauelement. (b) Testfeld auf 200-mm-Si/SiGe-Heterostrukturen, entwickelt im BMFTR-geförderten Verbundprojekt QUASAR in Zusammenarbeit mit den IHP-Abteilungen Materials Research und Technology. Das Testfeld umfasst Hall-Bar-Strukturen zur Bewertung der Material- und Technologieperformance des qubit-kompatiblen Schichtstapels. Darüber hinaus enthält es Bauteil-Vorlagen, die von den Projektpartnern Universität Regensburg (AG Bougeard) und JARA-IQI für die Fertigung von Qubit-Bauteilen genutzt werden können. (c) Magneto-transport-Charakterisierung von HB-FET-Bauelementen bei 1,5 K: zufällig aus einem einzelnen Wafer ausgewählte Bauelemente (farbige Quadrate) sowie Bauelemente aus unterschiedlichen Wafern (graue Quadrate). Die Boxplots zeigen die Verteilung der maximalen Hall-Mobilität, einer etablierten Kenngröße zur Quantifizierung von Unordnung in Halbleitersystemen. (<https://doi.org/10.1063/5.0285958>).

SICHER

# Sensorische Insassenerkennung für sicheres autonomes Fahren durch Radar

Die Einführung sicherer autonomer Fahrzeuge erfordert ein zuverlässiges Insassenmonitoring („In-Cabin-Sensing“). Radarsensorik eignet sich dafür besonders gut und bietet aufgrund ihres inhärenten Privatsphärenschutzes deutliche Akzeptanzvorteile gegenüber kamerabasierten Systemen. Die Orts-, Geschwindigkeits- und Winkelauflösung der Sensoren muss jedoch gegenüber dem Stand der Technik signifikant verbessert werden. Dies erfordert die Erhöhung der nutzbaren Bandbreite, der Arbeitsfrequenz und der Zahl virtueller Empfangskanäle.

In SICHER wird hierfür ein hochauflösender RADAR-Sensor mit einem hochintegrierten Breitband-Transceiver in SiGe-BiCMOS-Technologie als Schlüsselkomponente entwickelt. Das vom Bundesministerium für Wirtschaft und Energie (BMWE) geförderte Verbundprojekt vereint ein starkes Konsortium aus Großunternehmen mit führenden Positionen im Bereich von mm-Wellen-Schaltkreisen (MMIC) und Radarsystemen für die Automobilindustrie (Infineon, Valeo), kleinen und mittelständischen Unternehmen (gestigon, Flower Labs, Indie Semiconductors) sowie Forschungseinrichtungen (IHP, TU Hamburg, TU Braunschweig). Ziel des Projekts ist es, einen wesentlichen Impuls für die erfolgreiche Kommerzialisierung zukünftiger Radaranwendungen oberhalb von 100 GHz zu geben. Neben Technologie- und Schaltungsentwicklung bildet die Entwicklung KI-

basierter Algorithmen für Objekterkennung und -klassifikation sowie zur Erfassung von Gesten und Vitalparametern einen Schwerpunkt.

Der Beitrag des IHP im Projekt konzentriert sich auf die Weiterentwicklung der SiGe-BiCMOS-Technologie in enger Zusammenarbeit mit dem Projektpartner Infineon. Während Infineon eine Technologieplattform für die Produktion von Radarchips der nächsten Generation mit Arbeitsfrequenzen im Bereich von 140 GHz entwickelt, besteht die Aufgabe des IHP darin, eine SiGe-Bi-CMOS-Technologie für noch höhere Frequenzen zu entwickeln, die die Erforschung von Radarsystemen für den Frequenzbereich um 240 GHz mit weiter verbesserter Ortsauflösung ermöglicht.

Auf Basis der Ergebnisse der vorangegangenen Förderprojekte DOTSEVEN und TARANTO entwickelt das IHP die dritte Generation seiner 130-nm-SiGe-BiCMOS-Technologie. Der abschließende Entwicklungsstand dieser Technologie wurde im Dezember 2025 auf dem IEEE International Electron Devices Meeting (IEDM) in San Francisco, USA, in dem Paper von H. Rücker et al., „SiGe-BiCMOS Technology with 500 GHz  $f_T$  and 610 GHz  $f_{MAX}$ “, vorgestellt. Die demonstrierten Grenzfrequenzen und Gatterverzögerungszeiten wurden bisher weltweit in keiner anderen BiCMOS-Technologie erreicht. Abbildung 1 zeigt die erreichte Steigerung der Grenzfrequenzen  $f_T$  und  $f_{MAX}$  in der neuen Techno-




Abbildung 1: Grenzfrequenzen  $f_T$  und  $f_{MAX}$  der Heterobipolartransistoren der drei 130-nm-BiCMOS-Technologien des IHP als Funktion der Kollektorstromdichte

logiegeneration SG13G3 im Vergleich zu den vorangegangenen Generationen SG13S und SG13G2 des IHP. Ein Querschnitt des SiGe-Heterobipolartransistors mit den in dieser Technologie realisierten Strukturgrößen ist in Abbildung 2 gezeigt. Schwerpunkt der Arbeiten bis zum Abschluss des Projekts SICHER im Jahr 2026 sind Untersuchungen der Stabilität und Zuverlässigkeit aller Komponenten der SG13G3-Technologie, um diese für die Fertigung integrierter Schaltungen nach industriellem Qualitätsstandard zu qualifizieren. Bereits jetzt steht die Technologie über den Multi-Project-Wafer (MPW)-Service des IHP als Early Access für die Chipentwicklung zur Verfügung.




Abbildung 2: Transmissions-Elektronen-Mikroskopie-Aufnahme eines Heterobipolaretransistors der SG13G3-Technologie



Wie es beginnt - Die Eröffnung!

Whiteboard area with a presenter standing in front.



# KOOPERATIONEN & JOINT LABS



# KOOPERATIONEN

Vielfältige Kooperationen sind ein zentraler Bestandteil der erfolgreichen Forschungsarbeit des IHP. Im Rahmen zahlreicher universitärer, außeruniversitärer und industrieller Kooperationen auf nationaler und internationaler Ebene verfolgt das IHP die strategische Linie von grundlegender bis anwendungsorientierter Forschung über Prototypen und Services bis zum Transfer in die Anwendung.

Diese Kooperationen stellen häufig eine langjährige und strategische Partnerschaft dar. Neue Forschungsansätze werden gemeinsam verfolgt, technologische Kompetenzen gebündelt und Ergebnisse gezielt in Anwendungen überführt. Sie schaffen einen strukturierten Rahmen, um relevante Themen frühzeitig zu identifizieren und ihre Eignung für langfristige Programme oder institutionalisierte Formate zu prüfen. Damit leisten Kooperationen einen wesentlichen Beitrag zur Dynamik des Forschungsportfolios und zur kontinuierlichen Weiterentwicklung des Instituts.

Die Auswahl und Ausgestaltung der Kooperationen orientieren sich an den strategischen Forschungsfeldern des IHP. Sie ermöglichen es, wissenschaftliche Exzellenz mit konkreten Anwendungsbedarfen zu verbinden und neue Impulse aus unterschiedlichen Disziplinen und Partnerstrukturen aufzunehmen. Auf diese Weise stärken Kooperationen sowohl die wissenschaftliche Profilbildung als auch die Transferleistung des Instituts.

## FMD

## Forschungsfabrik Mikroelektronik Deutschland als Treiber für Transformation und Innovation

Die Forschungsfabrik Mikroelektronik Deutschland (FMD) bündelt das Know-how und die technologische Infrastruktur ihrer 15 kooperierenden Institute aus Fraunhofer-Gesellschaft und Leibniz-Gemeinschaft über ganz Deutschland hinweg. Sie bietet wissenschaftlich exzellente, anwendungsorientierte Technologien und Systemlösungen für eine zukunftsträchtige Mikroelektronik und leistet somit einen entscheidenden Beitrag zur technologischen Resilienz Deutschlands und Europas. Das IHP ist eines der in der FMD kooperierenden Institute.

### Chiplet-Innovationen für Europa: APECS-Pilotlinie im Rahmen des EU Chips Acts gestartet

In einem EU-Projekt zur Schaffung einer Pilotlinie für »Advanced Packaging and Heterogeneous Integration for Electronic Components and Systems«, kurz APECS, die ein wichtiger Baustein des EU Chips Acts ist, arbeitet das IHP aktiv in verschiedenen Bereichen mit. Neben der Verantwortung für ein Arbeitspaket sollen Chiplet-Innovationen vorangetrieben und die Forschungs- und Fertigungskapazitäten für Halbleiter in Europa erhöht werden. Die in der FMD kooperierenden Institute arbeiten eng mit weiteren europäischen Partnern in der APECS-Pilotlinie und leisten damit maßgeblich einen Beitrag, Europas technologische Resilienz zu stärken und somit auch die globale Wettbewerbsfähigkeit in der Halbleiterindustrie zu steigern.

Die Pilotlinie wird großen Industrieunternehmen, kleinen und mittleren Unternehmen (KMU) sowie Start-ups einen niederschweligen Zugang zu Cutting-Edge-Technologien ermöglichen und sichere, resiliente Halbleiterwertschöpfungsketten unterstützen. APECS wird durch das Chips Joint Undertaking und durch nationale Förderungen von Belgien, Deutschland, Finnland, Frankreich, Griechenland, Österreich, Portugal und Spanien im Rahmen der »Chips for Europe«-Initiative kofinanziert. Die Gesamtfinanzierung für die APECS-Pilotlinie beläuft sich auf 730 Mio.€ über 4,5 Jahre.

### FMD als einer der vier Partner des Netzwerks »Chipdesign Germany«

Um die in Deutschland noch vorhandene Chipdesign-Kompetenz zu vernetzen und zu erweitern, baut die FMD gemeinsam mit den anderen drei Kooperationspartnern edacentrum, der Leibniz Uni-

versität Hannover und der Rheinland-Pfälzischen Technischen Universität Kaiserslautern-Landau eine Plattform für den vorwettbewerblichen, offenen Austausch zwischen allen am Chipdesign beteiligten Akteuren auf. Die Plattform dient als zentrale Anlaufstelle zu diesem Thema in Deutschland und entwickelt sowie vernetzt Maßnahmen zur Aus- und Weiterbildung von Nachwuchskräften, zum Technologie-Monitoring, zur Unterstützung von Start-ups sowie KMU in der Mikroelektronik und der Wissenschaftskommunikation, um die Gesellschaft für das Thema zu sensibilisieren.

### Fachkräfte sichern, Nachwuchs gewinnen, Start-ups und KMU unterstützen

Neben den technologischen Angeboten, unterschiedlichen Kooperationsmöglichkeiten und der Koordination großer Verbundprojekte bietet die FMD zudem Formate und Förderprogramme für Studierende, Berufseinsteigende, Start-ups, KMU und Forschungsgruppen an.



## 6GHub

# 6G-Forschungshubs, Transferhubs und 6G-Technologietransfer

Das Bundesministerium für Bildung und Forschung (BMBF), inzwischen fortgeführt durch das Bundesministerium für Forschung, Technologie und Raumfahrt (BMFTR), fördert im Rahmen seiner 6G-Initiative die Entwicklung der nächsten Mobilfunkgeneration mit dem Förderprogramm „6G-Forschungs-Hubs – Plattform für zukünftige Kommunikationstechnologien und 6G“. Unterstützt über mehrere Jahre (2021-2025) vier interdisziplinäre 6G-Forschungshubs mit insgesamt rund 250 Mio. € und stärkt damit Grundlagenforschung, Technologieentwicklung und frühe Demonstratoren für zukünftige 6G-Systeme.

Begleitet wird das Förderprogramm durch ein eigenes Rahmenprogramm für industrienaher 6G-Forschungs- und Entwicklungsprojekte. Darüber hinaus unterstützt die 6G-Plattform Deutschland den Austausch zwischen Forschung, Industrie, Politik und Gesellschaft und stärkt die internationale Sichtbarkeit deutscher 6G-Aktivitäten.

Mit Open6GHub und dem 6G Research and Innovation Cluster (6G-RIC) ist das IHP Partner in zwei der vier Forschungshubs und beteiligt sich weiterhin an zwei 6G-Industrieprojekten: 6G-TakeOff und 6G-CAMPUS.

Open6GHub verfolgt das Ziel, 6G nicht nur als nächste Mobilfunkgeneration, sondern als umfassendes, offenes und gesellschaftlich verantwortungsvolles Kommunikationssystem zu

gestalten. Im Mittelpunkt steht eine ganzheitliche Betrachtung zukünftiger Netze, die technologische Leistungsfähigkeit mit Anforderungen wie Nachhaltigkeit, Sicherheit, Resilienz, Datenschutz und europäischer Souveränität verbindet. Der Hub adressiert dabei neue Netzwerkarchitekturen jenseits klassischer Mobilfunkzellen, den intensiven Einsatz Künstlicher Intelligenz zur selbstoptimierenden Netzsteuerung sowie neuartige Übertragungstechnologien, beispielsweise im Terahertz-Bereich. Ein zentrales Element ist der Aufbau offener Experimentier- und Testumgebungen (Open Labs), in denen Forschungsergebnisse frühzeitig erprobt und externen Akteuren zugänglich gemacht werden. Der Projektkoordinator ist das Deutsche Forschungszentrum für Künstliche Intelligenz (DFKI). Beteiligt sind zahlreiche Universitäten und außeruniversitäre Forschungseinrichtungen, darunter neben dem IHP mehrere Fraunhofer-Institute. Perspektivisch sollen die erarbeiteten Konzepte einen wichtigen Beitrag zur internationalen 6G-Standardisierung leisten und die Grundlage für spätere industrielle Anwendungen schaffen.

6G-RIC setzt einen komplementären Schwerpunkt auf die technologische Umsetzung und Erprobung zentraler 6G-Bausteine. Ziel ist es, eine offene, flexible und sichere Kommunikationsinfrastruktur zu erforschen, die Funkzugang, Transport- und Kernnetze gleichermaßen umfasst. Ein besonderer Fokus liegt auf der Entwicklung und Integration von Schlüsseltechnologien, der Steigerung der Energie- und Ressourceneffizienz sowie der praktischen Demonstration des Mehrwerts von 6G in realistischen Anwendungsszenarien. Der Aufbau leistungsfähiger Test- und Demonstrationsplattformen spielt dabei eine zentrale Rolle, um End-to-End-Experimente zu ermöglichen und Innovationen frühzeitig sichtbar zu machen. 6G-RIC wird vom Fraunhofer-Heinrich-Hertz-Institut (HHI) koordiniert und vereint eine große Zahl von Universitäten, Forschungseinrichtungen sowie assoziierten Partnern aus Industrie und öffentlichem Bereich. Durch offene Schnittstellen und Zugangsmodelle sollen insbesondere auch kleine und mittlere Unternehmen sowie Start-ups von den Ergebnissen profitieren.

Im Rahmen von Open6GHub konzentrierte sich das IHP auf die Bereiche „Joint Communication and Sensing (JCAS)“ sowie „Resilienz und Zuverlässigkeit“ auf Hardware- und Technologieebene. Zwei Kernergebnisse sind eine echtzeitfähige Millimeterwellen-JCAS-Plattform (siehe Abb. 1) und ein KI-gestütztes Handgestenerkennungssystem auf Basis von Funksensorik. Beide wurden in die Open Labs „Future Factory“ beziehungsweise „Connected Worlds“ des Forschungshubs integriert, um ge-




Abbildung 1: Echtzeitfähige Millimeterwellen-JCAS-Plattform des IHP, integriert in das Open Lab "Future Factory". Dargestellt ist die Positionserkennung eines AGVs durch die Auswertung von Kanalzustandsinformationen sowie das Konstellationsdiagramm eines QPSK-Datenstroms mit 2,7 Gbit/s Bruttodatenrate.

meinsam mit den Arbeiten der Partner End-to-End-Anwendungsdemonstrationen vorführen zu können. In „Future Factory“ wurde anhand der Millimeterwellen-JCAS-Plattform unter anderem ein Intralogistik-Anwendungsszenario mit gleichzeitiger hochratiger Datenübertragung und JCAS-basiertem Tracking bewegter Objekte demonstriert. Das Tracking kann unter anderem zur Überwachung von Sicherheitszonen sowie der Fahrwege autonomer Objekte genutzt werden, ohne dedizierte Sensorik installieren zu müssen. Die KI-gestützte Handgestenerkennung wurde in „Connected Worlds“ genutzt, um mithilfe von Handgesten einen Roboterarm zu steuern (siehe Abb. 2).

In 6G-RIC arbeitete das IHP abteilungsübergreifend an der Konzeption und Implementierung einer auf RF-, PHY- und MAC-Ebene parallelierten Transceiver-Architektur für ultrahochratige Kommunikationssysteme im Sub-THz-Frequenzbereich. Ein Kernergebnis ist der in Abb. 3 gezeigte Demonstrator für die nach derzeitigen Erkenntnissen weltweit erste Line-of-Sight-MIMO-Datenübertragung bei 140 GHz und 240 GHz. Durch die parallele Verarbeitung vom MAC bis hin zum analogen Channel Bonder kann die zur Verfügung stehende Kanalbandbreite von 25 GHz für Datenraten von 100 Gbit/s und deutlich mehr genutzt werden.

Zusammen bilden Open6GHub und 6G-RIC tragende Säulen der deutschen 6G-Forschung. In ihrer Kombination leisten beide Hubs einen wesentlichen Beitrag dazu, Deutschland und Europa frühzeitig und nachhaltig im internationalen Wettbewerb um 6G-Technologien zu positionieren.

Mit den am 1. Januar 2026 gestarteten, vom BMFTR geförderten 6G-Transferhubs soll als Fortsetzung der Forschungshubs gezielt der Übergang von Forschungsergebnissen in konkrete Anwendungen und in die industrielle Nutzung unterstützt werden. Dazu richten die Transferhubs ihren Fokus auf Technologietransfer, Anwendungserprobung und Marktbezug. Sie dienen als Brücke zwischen Forschungs-, Industrie- und Standardisierungspartnern sowie relevanten Anwendern, um neu entwickelte 6G-Technologien schneller in die praktische Nutzung zu bringen.

Im Rahmen der Transferhubs ist das IHP an xG-RIC beteiligt. Dessen Fokus liegt auf der Weiterentwicklung zentraler Technologien



Abbildung 2: In das Netzwerk des Open Labs "Connected Worlds" integrierte KI-gestützte Handgestenerkennung mit einer RADAR-Plattform (unten) zur Steuerung des Roboterarms (oben links)

für 6G und darüber hinaus. Dies umfasst unter anderem fortschrittliche MIMO-Systeme, integrierte Kommunikation und Sensorik, KI-basierte Netzsteuerung sowie intelligente Netzwerk- und Edge-Lösungen. Besonderes Augenmerk gilt Anwendungsbereichen wie vernetzter Medizin, urbaner Mobilität und Smart-City-Szenarien, in denen die entwickelten 6G-Technologien frühzeitig unter realitätsnahen Bedingungen getestet und erprobt werden können. Der Hub wird vom Fraunhofer HHI koordiniert. Zentrale Partner sind neben dem IHP die Charité – Universitätsmedizin Berlin, das Deutsche Zentrum für Luft- und Raumfahrt (DLR), die TU Berlin sowie eine Reihe weiterer Forschungseinrichtungen und Universitäten.

Um Forschungsergebnisse zügig in praxisrelevante Anwendungen zu überführen, arbeitet xG-RIC eng mit Industriepartnern, Start-ups und gesellschaftlichen Akteuren zusammen. Hierzu werden offene Testumgebungen, interdisziplinäre Netzwerke und Fördermaßnahmen für junge Unternehmen geschaffen, die den Transfer innovativer Technologien in marktfähige Lösungen unterstützen.




Abbildung 3: LoS-MIMO-Demonstration mit 100 Gbit/s unkodierter Datenrate unter Nutzung eines IHP 240 GHz Frontends, 2x2 MIMO Verarbeitung, QPSK-Modulation und 25 GHz Kanalbandbreite

## ASPIRE

# Strategische internationale Forschungsk Kooperationen

Das japanische ASPIRE-Programm (Adopting Sustainable Partnerships for Innovative Research Ecosystem) ist ein staatlich initiiertes Förderinstrument zur Internationalisierung exzellenter Forschung und wird vom japanischen Wissenschaftsministerium MEXT in Zusammenarbeit mit der Japan Society for the Promotion of Science (JSPS) getragen. Ziel des Programms ist nicht die Förderung einzelner Projekte, sondern der Aufbau langfristiger, strategischer Forschungsnetzwerke mit klar definierten technologischen Roadmaps. ASPIRE adressiert zentrale Zukunftsfelder wie moderne Halbleitertechnologien, optische Bauelemente und Technologien, HF- und THz-Elektronik sowie energieeffiziente Schaltungskonzepte und legt besonderen Wert auf nachhaltige institutionelle Vernetzung.

Seit 2025 übernimmt das IHP in diesem Rahmen die Rolle eines strategischen internationalen Kernpartners innerhalb eines japanisch geführten ASPIRE-Verbunds. Das IHP bringt seine ausgewiesene Expertise in der SiGe-Technologie und bei Halbleitern der Gruppe IV ein und fungiert als zentraler europäischer Forschungsknoten. Die langjährigen Kooperationen mit den japanischen Partnern und mit dem weltweit anerkannten IHP-SiGe-Epitaxie-Experten Dr. Yuji Yamamoto konnten so weiter intensiviert werden. Ein wesentliches Element der Zusammenarbeit war im

Herbst 2025 die Durchführung eines gemeinsamen wissenschaftlichen Workshops zu Halbleitern der Gruppe IV, der dem Austausch aktueller Forschungsergebnisse und der Abstimmung zukünftiger Forschungsschwerpunkte dient. Im Rahmen dieses Workshops präsentierten insbesondere Doktorandinnen und Doktoranden des IHP ihre Arbeiten und wurden aktiv in den wissenschaftlichen Dialog eingebunden.

Darüber hinaus trägt ASPIRE maßgeblich zur Stärkung der Zusammenarbeit mit führenden japanischen Universitäten wie der Nagoya University, der Kyushu University und der Tohoku University bei. Diese Kooperationen umfassen gemeinsame Forschungsaktivitäten, Personalaustausch sowie die langfristige Vernetzung des wissenschaftlichen Nachwuchses. Ergänzend dazu ist das IHP in ein erweitertes internationales Forschungsumfeld eingebettet, das auch enge Kooperationen mit europäischen Partnern wie IMEC und dem Forschungszentrum Jülich einschließt. Dadurch entsteht ein belastbares transnationales Forschungsökosystem, das japanische und europäische Spitzenforschung verbindet und die Grundlage für nachhaltige wissenschaftliche und technologische Fortschritte im Bereich der Halbleiterforschung schafft.



Abbildung 1: ASPIRE-Workshop Tohoku-Universität 2025



# JOINT LABS

Neun Joint Labs verbinden die Forschung des IHP eng mit Hochschulen im In- und Ausland. Das Institut zählt innerhalb der Leibniz-Gemeinschaft zu den Pionieren dieses Kooperationsmodells und gehört weiterhin zu den aktivsten Akteuren in diesem Bereich. In Potsdam, Cottbus, Wildau und Berlin sowie international in Zielona Góra, Istanbul und Rom arbeiten Wissenschaftlerinnen und Wissenschaftler des IHP direkt mit universitären Partnern zusammen.

Die Joint Labs stärken die grundlegende bis anwendungsorientierte Forschung des IHP, beschleunigen den Transfer wissenschaftlicher Ergebnisse aus der universitären Forschung in die Anwendung und unterstützen die Gewinnung wissenschaftlich-technischen Nachwuchses für das Institut. Gemeinsame Lehre, Betreuung und Begutachtung von Qualifikationsarbeiten sind integraler Bestandteil dieser Zusammenarbeit.

Die Themen der Joint Labs sind inhaltlich eng an den Forschungsprogrammen und den strategischen Arbeitsgebieten des IHP ausgerichtet und werden in gemeinsamen Projekten kontinuierlich weiterentwickelt.



Brandenburgische  
Technische Universität  
Cottbus - Senftenberg



UNIVERSITY  
OF ZIELONA GÓRA



# Hybride Photonik und Dünnschichttechnologien


Kontakt	Prof. Dr. Andreas Mai (IHP), Prof. Dr. Martin Regehy (TH Wildau)
Partner	Technische Hochschule Wildau, AG für Photonik, Laser- und Plasmatechologie
Gründung und Eröffnung	2006
Ausgewählte Projekte	OptiPlat, QuantumGyro



Das Joint Lab IHP/TH Wildau konnte seine erfolgreiche Arbeit fortsetzen und fokussiert sich weiterhin auf die gemeinsame Lehre sowie die Ausbildung des wissenschaftlichen Nachwuchses. Im Jahr 2025 wurden neue Masterarbeiten von Absolventinnen und Absolventen der TH Wildau sowie Promotionsarbeiten gestartet. Dies gelingt durch die erfolgreiche und kontinuierliche Einwerbung neuer Drittmittelprojekte. Insbesondere konnte 2025 erstmals ein neues Projekt im Bereich des Quantensensings eingeworben werden. Im Projekt QuantumGyro werden künftig optische Gyroskope entwickelt, die hochpräzise Positionsbestimmungen ermöglichen.

Ein weiteres Highlight war die Demonstration silizium-basierter Optical Through Silicon Waveguides (OTSW). Diese Entwicklungen wurden durch ein gemeinsames Patent geschützt und im renommierten IEEE Journal of Selected Topics in Quantum Electronics veröffentlicht. Darüber hinaus wurden im Rahmen der Zusammenarbeit Laborpraktika, Studierendenexkursionen sowie jährliche Praktika für Studierende der TH Wildau aus den Bachelor- und Masterstudiengängen durchgeführt.

Die gemeinsame Projektakquise verlief auch in diesem Jahr sehr erfolgreich. So konnten neue Projekte zur Entwicklung photonischer Sensortechnologien gestartet werden (OptiPlat). Dies stärkt zugleich die gemeinsame Ausgründung HyPhoX, die ihre erfolgreiche Arbeit fortsetzt, an verschiedenen Projekten beteiligt ist und ihr Team kontinuierlich ausbaut.



# Drahtlose Breitbandkommunikationssysteme

Kontakt	Prof. Dr. Eckhard Grass (IHP)
Partner	Humboldt-Universität zu Berlin, Institut für Informatik
Gründung und Eröffnung	2011-2012
Ausgewählte Projekte	5G-REMOTE, 6G-RIC (HU), SynfutoP




Abbildung 1: Antennenposition in einem städtischen Modell für "Ray-Tracing" Simulation, welches einer Gegend im Norden Berlins entspricht




Abbildung 2: Schematische Darstellung eines neuronalen Netzwerks (DQN) zur Optimierung der Zuweisung von Ressourcen in drahtlosen Netzwerken

Innerhalb des Joint Lab werden in der Lehre im Modul „Drahtlose Breitbandkommunikation“ Grundlagen der Nachrichtentechnik sowie ausgewählte aktuelle Entwicklungen, beispielsweise die Mobilfunkstandards 5G und 6G, behandelt. Ergebnisse aus Forschungsprojekten zur sechsten Mobilfunkgeneration (6G) fließen dabei direkt in die Lehre ein. Ab dem Wintersemester 2025/26 wird zusätzlich von Dr. Lopacinski (IHP) das Modul „Entwurf digitaler Systeme“, bestehend aus Vorlesung und Übung, angeboten.

Neben der Lehre prägen Forschungsprojekte die Arbeit des Joint Lab. Im Rahmen des DFG-Projekts 5G-REMOTE wird die Erhöhung der spektralen Effizienz durch den Einsatz effizienter Beamforming- und Spatial-Multiplexing-Verfahren in Verbindung mit Integrated Sensing and Communications (ISAC) untersucht.

Die Arbeit im Projekt 6G-RIC konzentrierte sich auf die Entwicklung effizienter Verfahren und Architekturen zur Ansteuerung rekonfigurierbarer intelligenter Oberflächen (RIS). Dazu wurde eine echtzeitfähige Implementierung auf einem FPGA realisiert.

Im Rahmen des Joint Lab wurden 2025 zwei Promotionen erfolgreich verteidigt und abgeschlossen.

## Projekte:



5G-REMOTE



6G-RIC



SynfutoP

# Entwurf von drahtlosen und eingebetteten Systemen

Kontakt	Prof. Dr. Miloš Krstić (IHP), Prof. Dr. Bettina Schnor (UP)
Partner	Universität Potsdam, Institut für Informatik und Computational Science
Gründung und Eröffnung	2014-2015
Ausgewählte Projekte	BB-KI-Chips



Ein Schwerpunkt des Joint Lab ist die Entwicklung von Methoden und Werkzeugen für den effizienten Entwurf komplexer, energieeffizienter und zuverlässiger eingebetteter Chips und Systeme. Das Jahr 2025 war das Abschlussjahr des BMBF-Projekts BB-KI-Chips, das einen Lehransatz für den Entwurf von KI-Hardware adressiert. Prof. Krstić koordiniert dieses komplexe Projekt, das sieben Lehrstühle an zwei Universitäten, die Universität Potsdam und die Technische Universität München, verbindet. Im Rahmen der Projektaktivitäten sind insbesondere die Organisation einer Summer School, Studierendenexkursionen, die Weiterentwicklung des KI-Hardware-Demonstrators sowie mehrere Demonstrationsaktivitäten bei öffentlichen Veranstaltungen hervorzuheben.




Abbildung 1: Foto des HARMONNAI Chip-Layout

Die Forschungsaktivitäten des Joint Lab umfassten im Jahr 2025 vier veröffentlichte Beiträge auf Konferenzen beziehungsweise Workshops sowie drei Zeitschriftenbeiträge, die sich insbesondere mit Methoden für KI-Hardware befassten. Ein besonderes Highlight war die Fertigung des HARMONNAI-Chips, eines KI-Beschleunigers auf Basis eines systolischen Array-Ansatzes, zu dem auch Studierende der Universität Potsdam wesentlich beigetragen haben. Darüber hinaus wurde im Jahr 2025 eine Masterarbeit im Joint Lab erfolgreich verteidigt.

Ein weiterer wichtiger Schwerpunkt des Joint Lab ist die Lehre. Im Jahr 2025 wurden Vorlesungen und Praktika zu Hardwarearchitekturen für KI-Anwendungen, Chipentwurf, Hardware-Baselines und neuromorphen Architekturen durchgeführt. Darüber hinaus umfasst das Joint Lab fünf studentische Praktikantinnen und Praktikanten, die in aktuelle Projekte an der Universität und am IHP eingebunden sind.

# Zuverlässige Sensornetzwerke

Kontakt	Prof. Dr. Peter Langendörfer (IHP), Prof. Dr. Michael Hübner (BTU), Prof. Dr.-Ing. Christian Herglotz (BTU)
Partner	BTU Cottbus-Senftenberg
Gründung und Eröffnung	2014-2015
Ausgewählte Projekte	iCampus, SmartRiver 2, MobiRobAI



Dieses Joint Lab erforscht zuverlässige und sichere, kurz resiliente, verteilte cyberphysische System-of-Systems. Sie werden zur Steuerung und Signalverarbeitung in realen Umgebungen eingesetzt, etwa in intelligenten Energienetzen, der Flugsicherung, der Fahrzeugsteuerung, in medizinischen Anwendungen und im Umweltmonitoring.

Solche Systemumgebungen sind durch hohe Echtzeitanforderungen sowie durch die Notwendigkeit gekennzeichnet, Ausnahmezustände und Fehler in sicherheitskritischen Anwendungen zu beherrschen. Gleichzeitig steigen die Anforderungen an die Zuverlässigkeit kontinuierlich. Vor diesem Hintergrund ist eine ganzheitliche Betrachtung erforderlich, insbesondere da überwiegend ressourcenbeschränkte Komponenten zum Einsatz kommen. Methoden der Künstlichen Intelligenz können dabei unterstützen, den aktuellen Systemzustand zu bestimmen.

Im Joint Lab werden diese Fragestellungen anhand konkreter Testumgebungen und Anwendungsszenarien untersucht. Dazu zählen 5G-Campusnetze, drohnenbasierte Kommunikationsszenarien und KI-gestützte Ansätze für ressourcenbeschränkte Systeme. Die Arbeiten verbinden damit grundlegende Fragestellungen resilienter cyberphysischer Systeme mit Untersuchungen unter realen Einsatzbedingungen.

In den Projekten iCampus 5G und RealLab5G wurden 5G-Netzwerke aufgebaut und für Untersuchungen im Bereich IT-Sicherheit

genutzt. Im Fokus standen unter anderem Jammingangriffe auf Drohnen, die im Rahmen von Outdoor-Experimenten untersucht wurden. Hierzu wurden Drohnen mit 5G-Kommunikationsmodulen ausgestattet. Zudem wurde eine Missionsplanungssoftware entwickelt, die auf Erkenntnissen aus dem iCampus-Projekt basiert.

Eine zentrale Erkenntnis war, dass Jamming von Drohnen im Flug vergleichsweise schwierig ist, da das Störsignal die Drohne in ausreichender Stärke erreichen muss. Kritisch ist insbesondere die Phase des Handovers zwischen Basisstationen, wenn das Jamming-Signal die Drohne in dieser Phase erreicht, scheitert der Handover und die Drohne verliert die Verbindung.

Die Ergebnisse fließen in die Weiterentwicklung der Testumgebungen ein. Während das Projekt RealTestBed im Jahr 2025 erfolgreich abgeschlossen wurde, wird iCampus 5G weitergeführt. Der Schwerpunkt verschiebt sich dabei vom Verständnis grundlegender Netzwerkeigenschaften hin zur Nutzung von 5G-Netzwerken, beispielsweise in der Automatisierungstechnik.

Mit AI-DISCO erweitert das Joint Lab diese Arbeiten um KI-gestützte Ansätze für ressourcenbeschränkte Systeme. Das Projekt vereint die Expertise von vier Lehrstühlen des Joint Labs sowie weiterer Partner mit der Expertise des IHP im Bereich neuromorphen Computings. Der Ansatz reicht von der Hardwareentwicklung über Aspekte der IT-Sicherheit von KI-Anwendungen bis hin zur Umsetzung relevanter Anwendungsszenarien. Der Projektbeginn war

für Februar 2026 geplant; das Projekt wurde inzwischen gestartet.




Abbildung 1: Versuchsaufbau sowie Flugbahnen der Drohnen

Kontakt	Prof. Dr. Giovanni Capellini (IHP), Prof. Dr. Alessandra di Masi (Roma Tre)
Partner	Università degli Studi Roma Tre
Gründung und Eröffnung	2024



Das IHP und die naturwissenschaftliche Fakultät der Universität Roma Tre führen gemeinsame Forschungsarbeiten durch, die sich auf elementare Halbleiter-Heterostrukturen und biomedizinische Wissenschaften für Lab-on-Chip-Biosensorik-Anwendungen konzentrieren. Die Aktivitäten sind in zwei Hauptforschungsrichtungen gegliedert. Der erste Bereich umfasst Grundlagenforschung zum Design, Wachstum und zur Entwicklung von Halbleitermaterialien der Gruppe IV mit besonderem Schwerpunkt auf GeSi/Ge- und SiGeSn/GeSn-Quantenstrukturen. Ziel dieser Arbeiten ist es, siliziumbasierte elektronisch-photonische integrierte Schaltungen zu ermöglichen, die im nahen bis fernen Infrarotspektralbereich arbeiten, sowie die Entwicklung fort-

schrittlicher elektronischer Systeme wie Qubits und spintronischer Bauelemente. Der zweite Forschungsschwerpunkt konzentriert sich auf die Entwicklung innovativer Bauelemente und integrierter Systeme, die die Fähigkeiten von Silizium-Technologieplattformen erweitern, mit Anwendungen in der biomolekularen Sensorik, der gezielten Wirkstoffabgabe und der fortschrittlichen Diagnostik. Im Jahr 2025 wurden im Rahmen der Zusammenarbeit zwei Masterarbeiten und eine Doktorarbeit unterstützt. Insgesamt sind aus der gemeinsamen Forschung neun begutachtete Zeitschriftenartikel und dreizehn Vorträge auf großen internationalen Konferenzen, darunter drei eingeladene Vorträge, hervorgegangen.




Abbildung 1: Schematisches Konzept und Realisierung von plasmonischen Antennen auf Ge-Basis für den Proteinnachweis, hergestellt im IHP-CMOS-Prozess. Die Antennen wurden erfolgreich zum Nachweis von menschlichen Plasmaproteinen wie HAS und Häm eingesetzt.

# Halbleiterbasiertes Quantencomputing

Kontakt	Dr. Marvin H. Zöllner (IHP), Prof. Dr. Hendrik Bluhm (RWTH Aachen/FZ Jülich)
Partner	RWTH Aachen / Forschungszentrum Jülich
Gründung und Eröffnung	2024
Ausgewählte Projekte	STRESSQC



Das Joint Lab zwischen IHP, der RWTH Aachen und dem Forschungszentrum Jülich bündelt komplementäre Kompetenzen im Bereich der Quantentechnologie. Die wissenschaftlichen Aktivitäten konzentrieren sich auf skalierbare Quantencomputerarchitekturen sowie auf die Verbesserung spinbasierter Qubit- und Multi-Qubit-Operationen. Diese bilden eine wesentliche Voraussetzung dafür, dass zukünftige universelle Quantencomputer neuartige Ansätze in den Bereichen Datenverarbeitung, Kryptografie und Simulation ermöglichen können.

Die Materialforschung zielt gemeinsam mit der Technologieabteilung auf den Aufbau einer etablierten Prozesslinie für quantenmechanische Bauelemente auf Basis von Halbleitern der Gruppe IV ab. Hierfür wird am IHP die notwendige Infrastruktur zur Herstellung und Charakterisierung von Quantenbauelementen aufgebaut. Eine speziell installierte chemische Gasphasenabscheidungsanlage er-

möglicht das Wachstum isotoopenreiner SiGe-Quantenstrukturen. Im Magnetotransport-Labor werden zudem Testbauelemente charakterisiert, die sehr hohe Ladungsträgermobilitäten aufweisen und damit die hohe Qualität der am IHP hergestellten Quantentöpfe belegen.

Komplementär dazu verfügen das Forschungszentrum Jülich und die RWTH Aachen im Rahmen des gemeinsamen JARA Institute for Quantum Information über ausgewiesene Expertise in der Konzeption, Fertigung und Charakterisierung von Quantenbauelementen. Diese Synergie spiegelt sich in zahlreichen gemeinsamen europäischen und nationalen Forschungsprojekten wider. Aktuell werden im vom BMFTR geförderten Projekt STRESSQC neue grundlegende Erkenntnisse experimentell validiert.




Abbildung 1: IHP Wissenschaftler diskutieren Verspannungssimulationen zur Optimierung von Quantenbus-Shuttle-Architekturen des IQI im Rahmen ihres gemeinsamen Joint Lab



Projekt: STRESSQC

# Hochfrequenz-Design und Technologieentwicklung für integrierte Schaltkreise

Kontakt Prof. Dr. Corrado Carta (IHP),  
Prof. Yaşar Gürbüz (Sabancı University)

Partner Sabancı-Universität, Istanbul

Gründung und Eröffnung 2014



Das IHP–Sabancı University Joint Lab vereint die Expertise der Sabancı University und des IHP zur Entwicklung von mm-Wellen- und THz-Bauelementen sowie integrierten Schaltungen auf Basis der SiGe–BiCMOS-Technologien des IHP. Die Sabancı University zählt zu den führenden privaten Universitäten der Türkei und ist bekannt für ihre starken Ingenieurprogramme sowie ihre Forschung in den Bereichen Elektronik, Mechatronik und Informatik.

In den vergangenen 12 Jahren hat diese strategische Partnerschaft zu 114 Studierendenpraktika am IHP, 53 gemeinsamen wissenschaftlichen Publikationen, 14 Absolventinnen und Absolventen der Sabancı University am IHP sowie gemeinsamen Forschungsprojekten mit einem Gesamtvolumen von rund 300.000 Euro geführt. Viele der ehemaligen Praktikantinnen und Praktikanten setzten ihre akademische Laufbahn als Doktorandinnen und Doktoranden fort und tragen weiterhin zur gemeinsamen Forschung bei.

Auch im Jahr 2025 wurde die Zusammenarbeit erfolgreich fortgesetzt. Zwölf Studierende, darunter Masterstudierende, absolvierten Praktika am IHP. Am 29. August 2025 war eine Delegation der Sabancı-Universität am IHP in Frankfurt (Oder) zu Gast. Zu ihr gehörten Prof. Yusuf Leblebici, Präsident der Sabancı-Universität, Prof. Erkey Savaş, Dekan der Fakultät für Ingenieur- und Naturwissenschaften, Prof. Cem Güneri, Vizepräsident für Lehre, sowie Prof. Yaşar Gürbüz, Co-Koordinator des Joint Labs.

Die Delegation traf sich mit dem IHP-Forschungsteam, darunter Prof. Corrado Carta, Co-Koordinator des Joint Labs am IHP und Leiter der Abteilung Circuit Design, sowie Prof. Gerhard Kahmen, Wissenschaftlich-Technischer Geschäftsführer des IHP. Der Besuch unterstrich die langjährige und erfolgreiche Kooperation zwischen beiden Institutionen und setzte wichtige Impulse für die weitere Zusammenarbeit.



Abbildung 1: von links: Prof. Yusuf Leblebici, Prof. Gerhard Kahmen, Prof. Corrado Carta, Prof. Yaşar Gürbüz

# Verteilte Messsysteme und drahtlose Sensornetzwerke

Kontakt	Prof. Dr. Krzysztof Piotrowski (IHP), Prof. Dr. Ryszard Rybski (UZ)
Partner	University of Zielona Góra
Gründung und Eröffnung	2019
Ausgewählte Projekte	SmartGrid Plattform, SmartRiver, SmartRiver2, MobiRobAI, SensorNet, SpectralRiver



Dieses Joint Lab untersucht praxisnahe Ansätze für verteilte Messsysteme und deren Anwendung in Bereichen wie Energie, gesundheitsbezogenen Anwendungen und Umwelt. Solche Systeme bestehen typischerweise aus Sensornetzwerken, die auch als Internet der Dinge (IoT) oder cyber-physische Systeme (CPS) bezeichnet werden, mit der überwachten Umgebung interagieren und mit leistungsfähigeren Recheneinheiten verbunden sind.

Die Kombination aus rechnerisch eingeschränkten Sensoren und leistungsfähigeren Verarbeitungseinheiten ermöglicht intelligente, verteilte Anwendungen für Monitoring und Steuerung. Sie unterstützen die Optimierung von Prozessen, etwa durch die Senkung des Energieverbrauchs in Energiesystemen, die Überwachung von Patienten und die Erkennung gesundheitlicher Auffälligkeiten oder die Optimierung städtischer Verkehrsprozesse zur Verbesserung der Luftqualität. Verteilte Messsysteme müssen daher hohe Anforderungen an Zuverlässigkeit, Sicherheit und Verfügbarkeit erfüllen.

Das Joint Lab basiert auf der Kooperation mit der University of Zielona Góra, die im Februar 2016 vertraglich vereinbart wurde. Eine Zusammenarbeit bestand bereits seit den frühen 2000er Jahren

in Lehre und Betreuung von Studierenden. Mit der Gründung des Joint Lab wurden diese Aktivitäten intensiviert und um Forschungsprojekte erweitert.

Mehrere Projekte haben diesen Themenbereich unterstützt. SmartGrid Plattform (EU INTERREG) untersuchte die Anwendung und Anpassung des SmartGrid-Emulators, der im EU-FP7-Projekt e-balance entwickelt und später in ebalance-plus (EU H2020) genutzt wurde. Im Projekt SmartRiver (EU INTERREG) wurde die in e-balance und ebalance-plus für den Energiebereich entwickelte Datenplattform auf den Anwendungsbereich Smart City übertragen. Die Projekte AMMOD (BMBF), SpaceRegion (EU INTERREG) und MobiRobAI (EU INTERREG) ermöglichten Praktika sowie Abschlussarbeiten.

Im Jahr 2025 wurde die Arbeit an Datengeneralisierung und Datensemantik fortgeführt, um Anwendungen aus verschiedenen Domänen zu kombinieren. Mehrere Folgeprojekte wurden erfolgreich eingeworben und gestartet. Im Juni 2025 begann SmartRiver2 (EU INTERREG), das Smart-City-Szenarien auf Basis der zuvor entwickelten Datenplattform untersucht. Das Projekt unterstützt Interoperabilität und die Wiederverwendung von Daten über verschiedene Szenarien hinweg.

Weitere Projekte sind SensorNet (EU INTERREG) und SpectralRiver (EU INTERREG). Beide sollen 2026 starten und adressieren zusätzliche datenbezogene Szenarien.

Seit Beginn des Joint Lab wurden 22 Bachelorarbeiten und 12 Masterarbeiten abgeschlossen, die erste im Jahr 2018. Zudem sind mehr als 40 gemeinsame Publikationen entstanden.




Abbildung 1: Das SmartRiver-Dashboard zur Darstellung der Smart-City-Informationen für die Endnutzer

# Siliziumphotonik

Kontakt	Prof. Dr. Lars Zimmermann (TU Berlin / IHP)
Partner	Technische Universität Berlin, Institut für Hochfrequenz- und Halbleiter-Systemtechnologien
Gründung und Eröffnung	2010



Das Lehrangebot des Joint Lab umfasste im Wintersemester die Vorlesung „Silicon Photonics“ sowie das Seminar „Group IV Photonics“. Im Sommersemester wurde gemeinsam mit dem Karlsruher Institut für Technologie (KIT) und der RWTH Aachen die Lehrveranstaltung „Photonic Integrated Circuits Design and Application“ (PICDA) mit Vorlesung und Übung durchgeführt. Im Jahr 2025 wurde zudem eine Masterarbeit im Rahmen des Joint Lab erfolgreich abgeschlossen.

In der Forschung konzentrierte sich das Joint Lab auf die Weiterentwicklung schneller optoelektronischer SiGe-Bauelemente, insbesondere Detektoren und Modulatoren. Ein besonderer Erfolg war 2025 die Veröffentlichung der Arbeit „Monolithic electro-optic platform on silicon with bandwidth of 100 GHz and beyond“ in der renommierten Fachzeitschrift Nature Communications (Springer Nature).

Eng damit verbunden war die wissenschaftliche Kooperation in den DFG-Projekten EPIC Sense II, ULTRA II und EPIC-COM. In diesen Projekten arbeitet das Joint Lab mit der Universität Ulm, der Universität Erlangen, der Technischen Universität München und dem Fraunhofer HHI zusammen. Ein aktueller Schwerpunkt liegt auf Silizium-Germanium-Strukturen, insbesondere Fotodioden und Elektroabsorptionsmodulatoren. Diese in IHP-Technologie entwickelten optoelektronischen Halbleiterbauelemente prägen derzeit den Stand der Technik in diesem Bereich.

Um die Leistungsgrenzen dieser Bauelemente besser zu verstehen, werden im Rahmen des Joint Lab numerische Verfahren eingesetzt. Die Arbeiten unterstützen das IHP bei der Weiterentwicklung seiner photonischen Technologien. Verbesserte Bauelementspezifikationen tragen dazu bei, dass das IHP im Bereich der Siliziumphotonikentwicklung eine weltweit führende Stellung einnimmt.

Neben den wissenschaftlichen Arbeiten unterstützte das Joint Lab den ITG-Fachausschuss KT 3 „Optische Nachrichtentechnik“

sowie die Fachgruppe KT 3.2 „Photonische Komponenten und Mikrosysteme“. Dazu gehörte die Organisation des Workshops „Photonic Integrated Circuit Design“ im Rahmen der Photonics Days in Berlin.

Wichtige Aktivität im Jahr 2025 war die wissenschaftliche Kooperation in den DFG-Projekten EPIC Sense II, ULTRA II und EPIC-COM, in welchen das Joint Lab mit der Universität Ulm, der Universität Erlangen, der TU München und dem Fraunhofer HHI zusammenarbeitet. Eine hochaktuelle Entwicklung betrifft hierbei Silizium-Germanium-Strukturen (Fotodioden, Elektroabsorptionsmodulatoren). Diese in IHP-Technologie entwickelten optoelektronischen Halbleiterbauelemente bestimmen derzeit den Stand der Technik in diesem Bereich. Im Rahmen des Joint Labs werden numerische Verfahren angewendet, um die Leistungsgrenzen der Bauelemente zu verstehen. Das IHP wird durch diese Arbeiten in der Weiterentwicklung seiner photonischen Technologien unterstützt. Die Verbesserung der Bauelement-Spezifikationen trägt dazu bei, dass das IHP im Bereich der Siliziumphotonikentwicklung eine weltweit führende Stellung einnimmt. Neben den wissenschaftlichen Arbeiten unterstützte das Joint Lab den ITG-Fachausschuss KT 3 „Optische Nachrichtentechnik“ sowie die Fachgruppe KT 3.2 „Photonische Komponenten und Mikrosysteme“. Dazu gehörte die Organisation des Workshops „Photonic Integrated Circuit Design“ im Rahmen der Photonics Days in Berlin.




Abbildung 1: Ausschnitt einer numerischen Simulation im Zeitbereich zur Analyse der Verteilung und Ausbreitung elektromagnetischer Wellen in Silizium-Germanium-Strukturen

# ANGEBOTE UND LEISTUNGEN





# Multi-Project- Wafer (MPW)- und Prototyping Service

## Technologieplattform, Services und Transfer

Die Forschungs- und Technologieplattform des IHP ermöglicht Partnern aus Wissenschaft und Industrie den Zugang zu modernen siliziumbasierten Mikroelektronik-technologien sowie zu leistungsfähigen Entwicklungs- und Charakterisierungsumgebungen. Neben der Entwicklung eigener Forschungsprototypen unterstützt das Institut externe Nutzerinnen und Nutzer beim Entwurf, bei der Realisierung und bei der Bewertung integrierter Schaltungen und Systeme. Damit bildet das IHP eine Brücke zwischen grundlegender bis anwendungsorientierter Forschung, Technologieentwicklung und industrieller Anwendung.

Im Jahr 2025 nutzten ca. 50 externe Partner aus fast allen Teilen der Welt die Angebote des IHP in den Bereichen Technologiezugang, Designunterstützung, Prototyping, Charakterisierung und Transfer. Mehr als 70 Prozent der Nutzer stammen dabei aus Europa und Deutschland. Die Nutzerbasis reichte von Universitäten und Forschungseinrichtungen über Start-ups sowie kleine und mittlere Unternehmen bis hin zu Industriepartnern mit langfristigen Entwicklungsoperationen. Die technologische Reichweite des IHP zeigte sich insbesondere in Anwendungen für 6G-Kommunikation, Sensorik, Raumfahrt, Quantentechnologien, KI-Hardware und Photonik.

## Multi-Project-Wafer(MPW)- & Prototyping Service

Ein wesentlicher Bestandteil des Angebots ist der Zugang zu qualifizierten Technologieplattformen des IHP, insbesondere im Bereich SiGe-BiCMOS, Photonik und angrenzender More-than-Moore-Ansätze. Über Multi-Project-Wafer-Angebote, Prototyping-Services und technologiebezogene Unterstützung erhalten externe Partner die Möglichkeit, eigene Schaltungen und Systeme unter industrienahen Bedingungen zu realisieren. Im Jahr 2025 wurden 20 Tape-outs für Vollmaskensätze einschließlich 10 MPW-Durchläufen unterstützt. Insgesamt wurden so mehr als 300.000 einzelne Prototypen und Demonstratorchips unter Beteiligung externer Nutzerinnen und Nutzer realisiert. Die Anwendungen reichten von Hochfrequenzschaltungen für Kommunikationssysteme und Mixed-Signal-Anwendungen über photonische und elektrooptische Komponenten für breitbandige Kommunikations- und neuartige Sensorschaltungen bis hin zu elektronischen nichtflüchtigen Speicherelementen für KI-Beschleuniger.

## Verfügbare SiGe-BiCMOS- und Siliziumphotonik-Technologien

Das IHP stellt eine qualifizierte Technologieplattform für siliziumbasierte Mikroelektronik bereit, die auf SiGe-BiCMOS- und Siliziumphotonik-Technologien basiert und unter industrienahen Bedingungen betrieben wird. Die Plattform ermöglicht die Entwicklung und Realisierung integrierter Schaltungen und Systeme für Anwendungen von der Hochfrequenzkommunikation bis zu photonisch integrierten Lösungen. Die wesentlichen technologischen Parameter der verfügbaren Plattformen sind in den folgenden Tabellen zusammengefasst.



Abbildung 1: Wafer aus der Produktion des IHP

## Die wesentlichen Parameter der Technologien

### Wichtige Spezifikationen

Merkmal	SG13S	SG13G2	SG13G3Cu
Technology node (nm)	130	130	130
CMOS core supply (V)	1.2, 3.3	1.2, 3.3	1.2, 3.3
CMIM (fF/ $\mu\text{m}^2$ )	1.5	1.5	1.5
Poly Res ( $\Omega/\square$ )	250	275	256
High Poly Res ( $\Omega/\square$ )	1300	1360	1219
BEOL	7 $\times$ Al	7 $\times$ Al	6 $\times$ Cu, 2 $\times$ Al
Varactor ( $C_{\text{max}}/C_{\text{min}}$ )	1.7	1.7	1.7

### Bipolare Transistoren

Merkmal	SG13S	SG13G2	SG13G3Cu
NPN1 $f_T/f_{\text{max}}$ (GHz)	250/340	350/450	470/650
NPN2 $f_T/f_{\text{max}}$ (GHz)	45/165	120/330	260/600
NPN3 $f_T/f_{\text{max}}$ (GHz)			140/500
NPN1 $BV_{\text{CEO}}$ (V)	1.7	1.7	1.4
NPN2 $BV_{\text{CEO}}$ (V)	3.7	2.5	1.8
NPN3 $BV_{\text{CEO}}$ (V)			2.3
NPN1 $BV_{\text{CBO}}$ (V)	5	4.8	3.7
NPN2 $BV_{\text{CBO}}$ (V)	15	8.5	5.5
NPN3 $BV_{\text{CBO}}$ (V)			7.5

### CMOS Abschnitt

Merkmal	SGB25V	SG13S*	
Core Supply Voltage (V)	2.5	3.3 1.2	
nMOS	$V_{\text{TH}}$ (V)	0.6	0.71 0.5
	$I_{\text{OUT}}^{***}$ ( $\mu\text{A}/\mu\text{m}$ )	540	280 480
	$I_{\text{OFF}}$ ( $\text{pA}/\mu\text{m}$ )	3	10 500
pMOS	$V_{\text{TH}}$ (V)	-0.6	-0.61 -0.47
	$I_{\text{OUT}}$ ( $\mu\text{A}/\mu\text{m}$ )	-230	-220 -200
	$I_{\text{OFF}}$ ( $\text{pA}/\mu\text{m}$ )	-3	-10 -500

\* Parameter für SGB25V sind ähnlich

\*\*\* @  $V_G = 2.5\text{ V}$

## Zusätzliche Module sind für bestimmte SiGe-BiCMOS-Technologien verfügbar:

- **LBE:** Das Localized Backside Etching Modul wird angeboten, um Silizium lokal zu entfernen und die passiven Eigenschaften zu verbessern (verfügbar in allen Technologien).
- **PIC:** Enthält spezielle photonische Design-Ebenen zusammen mit den BiCMOS-BEOL-Ebenen auf SOI-Wafern.
- **TSV:** Ist eine zusätzliche Option in der SG13S- und SG13G2-Technologie, die RF-Rückseitenerdung mittels Durchkontaktierungen durch das Silizium anbietet, um die RF-Eigenschaften zu verbessern. Einzelne TSVs bieten eine niedrige GND-Induktivität  $\approx 30$  pH. Die Rückseiten-Metallisierung kann auch zur verbesserten Chip-zu-Gehäuse-Kontaktierung verwendet werden.
- **MEMRES:** Ein vollständig in CMOS integriertes memristives Modul auf der Basis von resistiven TiN/HfO<sub>2</sub>-x/TiN-Schaltbauelementen in SG13S-Technologie, zusammen mit einem Process Design Kit einschließlich Layout und VerilogA-Simulationsmodell.

## Open-Source PDK und Design Enablement

Der Ansatz, Open-Source-Software und -Tools für die Entwicklung mikroelektronischer Systeme zu verwenden, ist eine wichtige Komponente zur Realisierung vertrauenswürdiger Elektronik. Seit 2023 entwickelt das IHP ein Open-Source-Process-Design-Kit (PDK) in 130 nm BiCMOS für Analog/Digital, Mixed-Signal und RF ASIC Design. Damit wird ein niederschwelliger Zugang zur IHP-eigenen Technologie und PDK für Chipdesigner, Entwickler offener EDA-Software und akademische Projekte ermöglicht. Die erstellten Open-Source-Designs werden im IHP-Reinraum gefertigt. Freiflächen in MPW-Runs werden für akademische Projekte bereitgestellt.

Ein GitHub-Repository mit den PDK-Daten für die SG13G2-BiCMOS-Technologie ist zugänglich. Für digitale Designs ist bereits ein kompletter funktionierender Designflow verfügbar. Daneben gibt es ein weiteres GitHub-Repository für Open-Source-Designs, die mit dem IHP OpenPDK erstellt werden. Nutzerinnen und Nutzer aus der Open-Source-Community können auf diese Weise Designs verwenden und beisteuern.

Das Design-Enablement-Angebot wird durch mehrere vom Bund und der EU finanzierte F&E-Projekte unterstützt und trägt dazu bei, Eintrittsbarrieren zu reduzieren, Designkompetenzen zu verbreitern und neue Nutzergruppen an qualifizierte Mikroelektroniktechnologien heranzuführen. Im Jahr 2025 wurden drei neue Projekte gestartet und das Angebot für Nutzerinnen und Nutzer nochmals deutlich erweitert.

## Fast Design-Enablement

Das IHP unterstützt IHP-Designer, externe Projektpartner und Kunden dabei, ihren Designzyklus von der Designidee bis zum erfolgreichen Tape-out zu beschleunigen. Für qualifizierte Technologien werden getestete und zuverlässige Prozess-Design-Kits (PDKs) innerhalb modernster elektronischer und optischer Design-Plattformen angeboten. Dies ermöglicht es Designern, in ihren Projekten – für Produkte, Fallstudien oder Forschung – im ersten Tape-out funktionierendes Silizium zu erhalten.

IHP-Standard-Design-Kits unterstützen RF-MMIC-Designs, Mixed-Signal-Designs und einen digitalen Design-Flow. Spezielle Tools unterstützen die Simulation passiver Bauelemente, die thermische Simulation und die Alterungssimulation.

Als Forschungseinrichtung bietet das IHP auch Design-Tool-Support für in der Entwicklung befindliche Technologien und Module an, um Entwicklern die Möglichkeit zu geben, Designs für Forschungs- und Benchmark-Studien in einem sehr frühen Stadium der Entwicklung durchzuführen. Ein neuer Bereich sind Anwendungen für extrem raue Umgebungen: Hier werden Entwurfsmethodiken für das strahlungsharte Design bereitgestellt und weiterentwickelt. Für kryogene Designs ist die PDK-Entwicklung in Arbeit; ein PDK mit Beta-Status steht für Benchmarking-Zwecke zur Verfügung.

Um die Besonderheiten der IHP-PDKs zu erlernen, stehen ausführliche Dokumentation, Video-Tutorials und Designbeispiele zur Verfügung. Regelmäßige PDK-Tutorials werden angeboten, um neue Nutzerinnen und Nutzer zu schulen und neue Design-Tools und Funktionen einzuführen. Ein spezieller Support-Service ist über die PDK-Webplattform des IHP verfügbar, um Lösungen für spezielle Probleme direkt von IHP-Experten zu erhalten.

## Analog/Mixed-Signal Flow

### Verifikation:

- Cadence PVS DRC/LVS/QRC
- Calibre DRC/LVS
- Ausgewählte PDKs bieten Cadence Voltus Fi für EMIR-Analyse
- Sonnet Support für alle Design Kits
- Empire Support für alle Design Kits
- EMX Stack verfügbar für SG13-Technologie
- ADS Support via Golden Gate/RFIC Dynamic Link zu Cadence
- Eigenständiges ADS Kit, einschließlich Momentum Substrate Layer File

## Digital Design Flow

- Digitale Standardzellen- und IO-Bibliotheken für 0,25 µm CMOS und 0,13 µm CMOS verfügbar, einschließlich Verhaltenssimulation (Verilog-Modelle), Timing (LIB) und Abstracts (LEF)
- Simulation: ModelSim (Mentor Graphics), Incisive Enterprise Simulator IES (Cadence)
- Logiksynthese: Design Compiler (Synopsys), RTL Compiler (Cadence)
- Formale Verifikation: Formality (Synopsys)
- Scan Insertion und Testpatterngenerierung: DFT Compiler/TetraMax (Synopsys)
- Place & Route: Innovus Digital Implementation System (Cadence)
- OA der digitalen Bibliotheken für Mixed-Signal Design Flow
- Statische Timing-Analyse: PrimeTime (Synopsys)
- Power-Analyse: PrimeTime mit PrimePower Option (Synopsys)

## Technologie-Entwicklungsservice

Das IHP bietet Unterstützung bei der Entwicklung dedizierter Prozessschritte und Module für Forschungs- und Entwicklungszwecke sowie für das Prototyping in kleinen Stückzahlen in drei Kategorien von Dienstleistungen an:

- Dedizierte Prozessentwicklungen auf Einzelanlagen
- Prozessablaufentwicklungen für spezielle Bauelemente oder Interposerabläufe
- Adaption von vorhandenen Standard-Technologieabläufen

### Dedizierte Prozessentwicklungen auf Einzelwerkzeugen

- Standardprozesse (Implantation, Ätzen, CMP & Abscheidung von Schichtstapeln, wie thermisches SiO<sub>2</sub>, PSG, Si<sub>3</sub>N<sub>4</sub>, Al, TiN, W)
- Epitaxie (Si, Si:C, SiGe, SiGe:C)
- Optische Lithographie (i-Linie und 248 nm bis zu 100 nm Strukturgröße)

### Prozessablaufentwicklungen für spezielle Bauelemente oder Interposerabläufe

Basierend auf bestehenden Prozessschritten bietet das IHP Entwicklungen von Prozessabläufen an. Hierbei können spezielle Bauelemente oder Teile bestehender Technologien (z. B. Backend-of-Line-Module) für Prototypen oder als Basis für eigene Entwicklungen gefertigt werden.

Falls komplette Wafer benötigt werden, sind ein eigener Maskensatz oder zusätzliche Masken zur Ausblendung anderer Kundendaten erforderlich. In diesem Fall können Entwicklungen mit Standard-Backend-Prozessen wie Rückseitenschleifen, Dicing und einer Reduzierung der Standard-Wafergröße auf 6, 4 oder 3 Zoll kombiniert werden.

### Adaption bestehender Standard-Technologieabläufe

In diesem Fall basiert der Service auf bestehenden Standardtechnologien; die IHP-Standard-MPW-Abläufe können genutzt werden, um leicht modifizierte Technologien anzubieten. Mögliche Modifikationen sind die Verwendung von Nicht-Standard-Wafermaterial, die Anpassung einzelner Prozessschritte oder das Stoppen der Prozessierung an einem geeigneten Schritt.

### Transfer von Technologien und Technologiemodulen

Die Service- und Transferangebote des IHP sind eng mit der institutseigenen Forschung und Technologieentwicklung verknüpft. Neue Prozessmodule, Integrationsansätze und Demonstratoren entstehen nicht isoliert, sondern werden gezielt in Richtung Anwendbarkeit, Skalierbarkeit und Nutzbarkeit für externe Partner weiterentwickelt. Die enge Anbindung an Forschung, Pilotlinie und Systementwicklung erlaubt es dem IHP, neue Technologien frühzeitig unter realistischen Randbedingungen zu validieren und gemeinsam mit Partnern weiterzuentwickeln.

Das IHP entwickelt siliziumbasierte Technologien und qualifiziert diese nach JEDEC-Standards und Testmethoden. Die Prozessabläufe, die Prozesssteuerung und -wartung folgen Industriestandards mit produktionsstauglichem Equipment. IHP-Technologien werden über einen MPW-Service für Prototyping und Kleinserienfertigung angeboten – eine ideale Voraussetzung für den Transfer in kommerzielle Großserienfertigungen.

Das IHP bietet den Transfer kompletter Technologien oder einzelner Technologiemodule an. Im Rahmen eines Transferprojektes sind Machbarkeitsstudien, Eins-zu-Eins-Prozesstransfers oder Prozessanpassungen an die Bedürfnisse der empfangenden Produktionsstätte möglich. Darüber hinaus entwickelt das IHP Prozessabläufe und spezielle Bauelemente auf Basis bestehender Prozessfähigkeiten und Forschungsergebnisse und unterstützt siliziumbasierte Technologieentwicklungen in kommerziellen Fabrikationsstätten oder Forschungseinrichtungen, etwa durch Beratung, Wafer austausch oder Teilbearbeitungen im IHP.

## Fehleranalyse und Diagnostik

Ergänzend zum Technologiezugang über den MPW-Service bietet das IHP zusätzlich Services für einzelne Prozessschritte und Module sowie ein breites Spektrum an Charakterisierungs-, Diagnostik- und Fehleranalyseleistungen an. Diese unterstützen sowohl interne Entwicklungsarbeiten als auch externe Kooperations- und Transferprojekte. Sie tragen dazu bei, technologische Robustheit zu bewerten, Fehlerursachen zu identifizieren und Entwicklungszyklen effizienter zu gestalten. Im Jahr 2025 wurden über solche Angebote mehr als 30 Partner durch verschiedene Projekte beziehungsweise Aufträge in diesem Bereich unterstützt.

Das IHP bietet Unterstützung für Ausbeuteerhöhung durch Fehleranalyse mit modernster Ausrüstung, einschließlich AES, AFM, FIB, LST, SEM, SIMS, STM und TEM. Tester und Geräte für RF-Messungen sind vorhanden.

### Analoge IP

Das IHP stellt eine breite Palette wiederverwendbarer analoger Schaltungsblöcke zur Verfügung, die insbesondere für Anwendungen in der drahtlosen und breitbandigen Kommunikation sowie in Sensorik- und photonischen Systemen eingesetzt werden.

Bereich:	Frequenz und Inhalt:
Drahtlose Kommunikation	60-240 GHz
Radarsensorik	60-256 GHz
THz-Sensorik	245-500 GHz
Frequenzsynthesizer	6-60 GHz
Photonik	VCSEL, MZM, TIA
Mixed-Signal	ADC, DAC
UWB	Impulsfunk

### Digitale IP

Schnittstellen:

- I<sup>2</sup>C Slave, SPI Slave, MDIO Slave, 10BASE-T und 100BASE-TX Digital Controller

Kommunikationskerne:

- PTMP-MAC-Prozessor mit ultrahoher Datenrate und Strahlformungsunterstützung
- Breitband-OFDM-Basisbandprozessor mit ultrahoher Datenrate
- LDPC-Kodierer/-Dekodierer
- RS-Kodierer/-Dekodierer
- Polar-Kodierer/Dekodierer
- Peaktop-Prozessorkern (32 Bit)
- Waterbear Multiprozessor-Framework

## Demonstratoren und Evaluationskits

Zur Validierung von Technologien und zur Unterstützung von Entwicklungs- und Evaluierungsarbeiten stellt das IHP Demonstratoren und Evaluationskits für verschiedene Anwendungsbereiche bereit.

System	Beschreibung
60-GHz-Frontend	Modul für analoge Strahlformungskommunikation
60/120-GHz-Radar UWB-System	FMCW- und PRN-Radarsensor-Frontend Lokalisierungs- und Kommunikationssystem
LiDAR	Transimpedanzverstärker mit hohem Dynamikbereich
VCSEL-System	strahlungsresistenter Mehrkanal-Treiber mit TIA

### Technische Beratung

Das IHP unterstützt Partner bei der Entwicklung und Umsetzung komplexer elektronischer Systeme durch technische Beratung in zentralen Bereichen der Kommunikations- und Systementwicklung.

Bereich	Inhalte
Kommunikationsprotokolle	Entwurf und Implementierung von Point-to-Multipoint-MAC-Protokollen
Kommunikationssysteme	Entwicklung von Systemen mit niedriger Latenz
Drahtlose Systeme	Entwicklung und Implementierung von Giga-bit-WLAN-Systemen
Netzwerkinfrastruktur	5G-Backhaul-Systeme
Lokalisierung	Entwicklung von Ortungs- und Lokalisierungssystemen für Innenräume
Robustheit	Strahlungshärtung digitaler ASICs

### Strategische Bedeutung

Insgesamt unterstreichen die Technologie- und Serviceangebote des IHP die besondere Rolle des Instituts innerhalb der europäischen Forschungs- und Innovationslandschaft. Sie ermöglichen nicht nur die Nutzung qualifizierter und fortschrittlicher Mikroelektroniktechnologien, sondern schaffen auch konkrete Zugänge zu Prototyping, Transfer und anwendungsnaher Ent-

wicklung. Damit leistet das IHP einen wichtigen Beitrag zur technologischen Souveränität Deutschlands und Europas in strategisch relevanten Zukunftsfeldern.

Mehr zum IHP Open-Source:



**Kontakt:** Dr. René Scholz  
(Technology Research Service)  
Email: [scholz@ihp-microelectronics.com](mailto:scholz@ihp-microelectronics.com)  
Tel : +49 335 56 25 647




Abbildung 2: Transmissions-Elektronenmikroskop (TEM)-Querschnitt: TiN-Elektroden mit  $\text{HfO}_2$  Dielektrikum

## IHP Solutions

# Zugang zu Technologien, Prozessen und Anwendungen des IHP

Die IHP Solutions GmbH ist die 100-prozentige Tochtergesellschaft des IHP und unterstützt den Transfer von Technologien, Produkten und geistigem Eigentum aus dem Institut in industrielle Anwendungen. Seit ihrer Gründung im Jahr 2015 stärkt sie den Transfer zwischen Forschung, Industrie und internationalen Forschungspartnern. Damit bildet sie eine zentrale Schnittstelle zwischen der wissenschaftlichen Arbeit des IHP und der Nutzung mikroelektronischer Lösungen in konkreten Anwendungen.

Im Mittelpunkt stehen Foundry-Dienstleistungen für kundenspezifische integrierte Schaltungen (ASICs) auf Basis der SiGe-BiCMOS-Technologien des IHP. IHP Solutions ermöglicht Kunden den Zugang zu Multi-Project-Wafern (MPW) und Engineering-Läufen und unterstützt damit sowohl frühe Prototypen als auch anwendungsnahe Entwicklungsstufen.

Ergänzt wird dieses Angebot durch Packaging, Mess- und Testdienstleistungen sowie weitere Value-Added-Services. Gemeinsam mit dem IHP und weiteren Partnern bereitet IHP Solutions integrierte Schaltungen so auf, dass sie direkt in industrielle Fertigungs- und Montageprozesse überführt werden können. Hinzu kommt der Zugang zur Mess- und Testinfrastruktur einer führenden Forschungseinrichtung. Damit begleitet IHP Solutions Kunden nicht nur bei der Herstellung, sondern auch bei der Charakterisierung, Validierung und Weiterverarbeitung mikroelektronischer Bauelemente.

Ein weiterer Schwerpunkt liegt auf IP & Products. IHP Solutions bietet ein Portfolio siliziumerprobter Schaltungsblöcke, mit denen Kunden ihre IC-Designs erweitern und Entwicklungszeiten verkürzen können. Darüber hinaus können

Kunden Schaltungsdesigns direkt bei IHP Solutions beauftragen oder bestehende Designs an die IHP-Technologie anpassen lassen.

Die Leistungen adressieren Anwendungen unter anderem in der Kommunikationstechnik, der Sensorik, der Automatisierung, der Mobilität sowie in industriellen Anwendungen. Ihr wesentlicher Mehrwert liegt in der Integration entlang eines durchgängigen Entwicklungsprozesses: von der ersten Designidee über Fertigung und Charakterisierung bis zur Vorbereitung der industriellen Nutzung. So begleitet IHP Solutions Projekte über zentrale Entwicklungsphasen hinweg, verkürzt Entwicklungszeiten und hilft, Risiken frühzeitig zu adressieren. Gleichzeitig entsteht eine engere Verzahnung zwischen Forschungsergebnissen und konkreten Anwendungsanforderungen.

Als Transfergesellschaft unterstützt IHP Solutions zudem die Verwertung von Forschungsergebnissen und die Vorbereitung marktnaher Demonstratoren. Dazu gehört auch die Begleitung von Ausgründungen, wenn technologische Entwicklungen aus dem IHP in tragfähige Geschäftsmodelle überführt werden sollen. Die enge Verzahnung mit dem Institut ist dabei entscheidend: IHP Solutions nutzt die technologische Infrastruktur, das Prozesswissen und die wissenschaftliche Expertise des IHP und macht diese für externe Partner zugänglich.

So ergänzt IHP Solutions das Leistungsprofil des IHP um eine marktorientierte Transferstruktur. Das Unternehmen verbindet Forschung, Technologiezugang und industrielle Umsetzung und trägt dazu bei, dass Ergebnisse aus der Mikroelektronik schneller in Anwendungen und Wertschöpfung gelangen.



# PUBLIKATIONEN



# Publikationen

## Erschienenene Publikationen

- (1) **Hardware-Friendly Nyström Approximation for Water Treatment Anomaly Detection.** M. Aftowicz, M. Fritscher, K. Lehniger, Ch. Wenger, P. Langendörfer, M. Brzozowski. Proc. 50th IEEE Industrial Electronics Society (IECON 2024), (2025)
- (2) **Solar Irradiation Prediction for Energy-Efficient Urban Planning using Machine Learning.** S. Aleksic, P. Obla, S.P. Raja, Z. Stamenkovic. Proc. 10th International Conference on Radiation Applications (RAP 2025), abstr. book 158 (2025)
- (3) **Enhanced Response and Recovery Observed in CNTs Gas Sensor using ZnO/HfO<sub>2</sub> Bilayer Memristor Heater.** M. Ali, D. Lee, I. Ahmad, M. Chae, K.H. Kim, H.-D. Kim. Sensors and Actuators B: Chemical **431**, 137403 (2025)
- (4) **Large Fractional Bandwidth D-Band Power Amplifier for 6G Communications in 130-nm SiGe BiCMOS Technology.** M.K. Ali, T. Herbel, G. Panic, D. Kissinger. Proc. 16th German Microwave Conference (GeMiC 2025), 615 (2025)
- (5) **MQTT Protocol in Industrial Internet of Things: Today Challenges and Tomorrow Solutions.** W. Alsabbagh, B. Sayegh, C. Kim, N. Sanjay Patil, S. Amogbonjaye, A. Marceta, M.O. Al-Kadri, P. Langendörfer. zu finden unter: [https://scholar.google.com/citations?view\\_op=view\\_citation&hl=en&user=-HEWsnwAAAAJ&cstart=20&pagesize=80&citati\\_on\\_for\\_view=-HEWsnwAAAAJ:kNdYlx-mwKoc](https://scholar.google.com/citations?view_op=view_citation&hl=en&user=-HEWsnwAAAAJ&cstart=20&pagesize=80&citati_on_for_view=-HEWsnwAAAAJ:kNdYlx-mwKoc)
- (6) **A Payload of Lies: False Data Injection Attacks on MQTT-based IIoT Systems.** W. Alsabbagh, C. Kim, P. Langendörfer. Proc. 50th Annual Conference of the IEEE Industrial Electronics Society (IECON 2024), (2025)
- (7) **FeatNet-IDS: Anomaly Detection based-Features for Industrial Internet of Things Systems.** W. Alsabbagh, B. Sayegh, C. Kim, P. Langendörfer. Proc. 6th Silicon Valley Cybersecurity Conference (SVCC 2025), (2025)
- (8) **Smart Traps for Smart Systems: Scalable Honeynets for IIoT Cybersecurity.** W. Alsabbagh, D. Urrego, P. Langendörfer. Proc. 34th International Conference on Computer Communication and Networks (ICCCN 2025), (2025)
- (9) **Electronic Selection of Viable Legionella Cells by a Video-based, Quantifiable Dielectrophoresis Approach.** M. Altmann, A. Henriksson, P. Neubauer, M. Birkholz. Biomedical Microdevices **27**, 37 (2025)
- (10) **Demonstration of a Multi-Technology 6G Transport Network Integrating THz and Optical Network Technologies Empowered by Federated Learning.** M. Anastasopoulos, A. Tzanakaki, Y. Jian, L. Lopacinski, J. Gutiérrez Teran, I. Mesogiti, E. Theodoropoulou, G. Lyberopoulos. Journal of Optical Communications and Networking **17**(8), C156 (2025)
- (11) **Optical Transport Network Optimization Supporting Integrated Sensing and Communication Services.** M. Anastasopoulos, J. Gutiérrez Teran, A. Tzanakaki. Proc. 50th Optical Fiber Communications Conference and Exposition (OFC 2025), W2A.48 (2025)
- (12) **A Resilient Processing Platform for 6G Wireless Communication Networks.** M. Andjelkovic, R.T. Syed, J.-C. Chen, F. Vargas, M. Ulbricht, M. Petri. Proc. International Conference on Microelectronics (MIEL 2025), 363 (2025)
- (13) **Analysis and Modeling of Single Event Transient Generation in Standard Combinational Cells.** M. Andjelkovic, M. Krstic. Journal of Electronic Testing **41**, 287 (2025)
- (14) **Comparison of Gate-Level Techniques for Mitigation of Single Event Transients in Combinational Logic.** M. Andjelkovic, M. Krstic. Proc. 16th IEEE Latin American Symposium on Circuits and Systems (LASCAS 2025), (2025)
- (15) **AIDA4Edge: Twinning for Excellence in Adaptive Edge Artificial Intelligence.** M. Andjelkovic, R.T. Syed, A. Veronesi, F. Vargas, M. Ulbricht, L.M. Bolzani Poehls, M. Krstic, D. Bertozzi, E.G. Jones, O. Rhodes, R. Zese, M. Favalli, A. Bizzarri, E. Lamma, M. Gavanelli, E. Bellodi, Z. Peric, J. Nikolic, M. Dincic, A. Jovanovic, D. Ciric, N. Vucic, S. Peric, J. Jovanovic, M. Stojanovic, T. Nikolic, G. Nikolic, J. Nedeljkovic, D. Dankovic, E. Zivanovic, M. Marjanovic, S. Veljkovic, N. Mitrovic, B. Predic, T. Milovanovic. Proc. 28th Euromicro Conference Series on Digital System Design (DSD 2025), 145 (2025)
- (16) **Multi-Partner Project: Twinning for Excellence in Reliable Electronics (TWIN-RELECT).** M. Andjelkovic, F. Vargas, M. Krstic, L. Dilillo, A. Michez, F. Wrobel, D. Bertozzi, M. Lujan, C. Georgakidis, N. Chatzivangelis, K. Tsilingiri, N. Zatatis, G.-I. Pagliaroutis, P. Tsoumanis, C. Sotiriou. Proc. 28th Design, Automation and Test in Europe Conference (DATE 2025), (2025)
- (17) **Prediction of Single Event Transient Propagation Using Machine Learning Models.** M. Andjelkovic, J.-C. Chen, J. Aleksic, V. Padmakumar, M. Marjanovic, N. Zazatis, T.R. Lenka, D. Dankovic, C. Sotiriou, F. Vargas. Proc. 21st International Conference on Synthesis, Modeling, Analysis and Simulation Methods, and Applications to Circuit Design (SMACD 2025), (2025)
- (18) **Key Components for Unified 3D Wireless Communication Networks.** M. Andjelkovic, N. Maletic, N. Miglioranza, M. Krstic, E. Koeck, J. Buchholz, M. Taddiken, M. Fehrenz, S. Baradie, D. Wübben, M. Breitbach. Microprocessors and Microsystems **119**, 105204 (2025)
- (19) **IHP OpenPDK Initiative: Bringing Open Source to Analog and RF Design.** S. Andreev, K. Herman, R.F. Scholz. Proc. IEEE BiCMOS and Compound Semiconductor Integrated Circuits and Technology Symposium (BCICTS 2025), (2025)
- (20) **Germanium Heterostructures as a Novel Quantum Engineering Platform.** S. Anupam, N. Focke, Z. Siebers, K. Stanojevic, L. Visser, V. Mourik, W.-C. Wen, Y. Yamamoto, M. Lisker, Y.-X. Wu, M.H. Zoellner, A. Mistroni, G. Capellini, F. Reichmann. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025), 85 (2025)
- (21) **A Topology-Independent and Scalable Methodology for Automated LDO Design using Open PDKs.** D. Arévalos, J. Marin, K. Herman, J. Gomez, S. Wallentowitz, C.A. Rojas. Electronics (MDPI) **14**(17), 3448 (2025)
- (22) **Self-Organizing Map Applications for Predictive Maintenance: A Review.** M. Assafo, P. Langendörfer. Proc. 8th IEEE Conference on Industrial Cyber-Physical Systems (ICPS 2025), (2025)
- (23) **Tool Remaining Useful Life Prediction using Feature Extraction and Machine Learning-based Sensor Fusion.** M. Assafo, P. Langendörfer. Results in Engineering **28**, 107297 (2025)
- (24) **Strategien für wellenlängenselektive Ge-Photodetektoren in 200-mm-Wafer-Siliziumtechnologie.** L. Augel, S. Reiter, A. Sengül, Ch. Mai, C.A. Chavarin, P. Oleynik, F. Berkmann, Ch. Wenger, I.A. Fischer. Proc. 11. MikroSystemTechnik Kongress (MST 2025), 180 (2025)
- (25) **FET Modeling with Deep Neural Networks and GAN-Augmented Small Measurement Dataset.** M. Bafarassat, M. Yazici, K.K. Tokgoz. Proc. 21st Synthesis, Modeling, Analysis and Simulation Methods, and Applications to Circuit Design (SMACD 2025), (2025)
- (26) **Assessment of Bio-Stimulant Role in Potato Blight Development Using a TabNet Regressor Model.** P. Bagchi, B. Sawicka, D. Markovic, P. Barbas, P. Pszczółkowski, D. Bhattacharjee, S. Randjic, Z. Stamenkovic. Proc. 34th International Conference on Microelectronics (MIEL 2025), 237 (2025)
- (27) **Comparing Short and Long-Term Reliability of HfO<sub>2</sub> and Al:HfO<sub>2</sub> RRAM Devices.** A. Baroni, E. Perez, K.D.S. Reddy, S. Pechmann, Ch. Wenger, D. Ielmini, C. Zambelli. Proc. IEEE International Integrated Reliability Workshop (IIRW 2024), (2025)
- (28) **Enhancing RRAM Reliability: Exploring the Effects of Al Doping on HfO<sub>2</sub>-Based Devices**

- A. Baroni, E. Perez, K.D.S. Reddy, S. Pechmann, Ch. Wenger, D. Ielmini, C. Zambelli  
IEEE Transactions on Device and Materials Reliability **25**(3), 379 (2025)
- (29) **Optimized Two-Step Growth of Large Surface Two-Dimensional Boron Nitride on Ge (001) Films by Molecular Beam Epitaxy.** W. Batista-Pessoa, M. Franck, N. Nuns, J. Dabrowski, M. Achehbourne, J.-F. Colomer, L. Henrard, M. Lukosius, X. Wallart, D. Vignaud. Applied Surface Science **699**, 163165 (2025)
- (30) **Reflectometric Method for Measuring Residual Oxides in Through-Silicon Vias for 3D Chip Integration.** J. Bauer, F. Heinrich, F. Villasmunta, C. Villringer, J. Reck, S. Peters, A. Treffer, C. Kuhnt, St. Marschmeyer, O. Fursenko, D. Stolarek, A. Mai, M. Regehly. Optics Express **33**(15), 32175 (2025)
- (31) **On-Chip-Brechungsindex-Sensoren in 200-mm-Wafer-Silizium-technologie.** F. Berkmann, S. Reiter, A. Sengül, Ch. Mai, C.A. Chavarin, Ch. Wenger, I.A. Fischer. Proc. 11. MikroSystemTechnik Kongress (MST 2025), 476 (2025)
- (32) **Characterization of HBT-based Avalanche Noise Sources using Standard Test Structures for Measurement of Transistor Scattering Parameters.** E. Bernardini, G. Schiavolini, G. Orecchini, G. Fischer, C. Carta, F. Alimenti. Proc. IEEE Radio and Wireless Week (RWW 2025), 50 (2025)
- (33) **Formation of Micrometer-Sized Textured Hexagonal Silicon Crystals via Nanoindentation.** M. Bikerouin, A. Marzegalli, D. Spirito, G.J.K. Schaffar, C. Bongiorno, F. Rovaris, M. Zaghloul, A.A. Corley-Wiciak, L. Miglio, V. Maier-Kiener, G. Capellini, A.M. Mio, E. Scalise. Small Structures **6**(6), 2400552 (2025)
- (34) **Evaluating Device Variability in RRAM-Based Single- and Multi-Layer Perceptrons.** A. Blumenstein, E. Perez, Ch. Wenger, N. Dersch, A. Kloes, B. Iniguez, M. Schwarz. Proc. 32nd International Conference Mixed Design of Integrated Circuits and Systems (MIXDES 2025), 74 (2025)
- (35) **Evaluating Device Variability in RRAM-Based Single and Multi-Layer Perceptrons.** A. Blumenstein, E. Perez, Ch. Wenger, N. Dersch, A. Kloes, B. Iniguez, M. Schwarz. Proc. 32nd International Conference Mixed Design of Integrated Circuits and Systems (MIXDES 2025), abstr. book 33 (2025)
- (36) **When to Use Rectangular Waveforms in Dielectrophoresis Application to Increase Separation and Sorting Efficiency.** N. Boldt, L. Weirauch, J.M. Späth, U. Kerst, M. Birkholz, M. Baune, R. Thewes. Electrophoresis **46**(1-2), 104 (2025)
- (37) **Heterogeneous Integration of Advanced CMOS and Emerging Devices: Challenges and Solutions.** L.M. Bolzani Poehls, A.L. Chinazzo, M. Benkhelifa, A. Kar, H. Amrouch, M. Krstic. Proc. 30th IEEE European Test Symposium (ETS 2025), (2025)
- (38) **Towards Adaptive RISC-V based Systems for Non-Terrestrial Sub-THz Communication.** H. Borchert, M. Ulbricht, M. Andjelkovic, D. Göhringer, M. Krstic. Proc. International Conference on Mobile and Miniaturized Terahertz Systems (ICMMS 2025), (2025)
- (39) **Ultra-Low-Latency Data Link Layer TX Buffer Architecture for Wireless Communications.** H. Borchert, K. KrishneGowda, M. Krstic. Proc. IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2025), (2025)
- (40) **(C) (Si) GeSn-based Lasers on Si.** D. Buca, O. Concepción, G. Capellini, M. Oehme, D. Grützmacher. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025), 37 (2025)
- (41) **Challenges in Modulation Doping of N-Type Ge/SiGe Heterostructures: The Role of Epitaxial and Thermal Strain.** E. Campagna, E. Talamas Simola, L. Di Gaspare, D. Marian, M.H. Zoellner, F. Berkmann, L. Baldassarre, M. Ortolani, G. Capellini, M. Virgilio, M. De Seta. APL Materials **13**(6), 061112 (2025)
- (42) **D-Band Demonstration of Quasi-Optical and Analog Beam Reconfiguration using Phased Array and Lens for 6G Applications.** M.A. Campo, S. Bruni, A. Lauer, M. Wlekinski, U. Gollor, W. Wischmann, A. Friedrich, C. Oikonomopoulos, O. Litschke, C. Herold, A. Malignaggi, N. Moroni, K. KrishneGowda, C. Carta, W. Keusgen. IEEE Transactions on Antennas and Propagation **73**(8), 5064 (2025)
- (43) **Advanced Synchrotron Radiation X-Ray Microscopies Investigation of the Lattice Strain in (Si) GeSn-based Lasers with Sub-100 nm, 10 ns Resolution.** G. Capellini. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025), 59 (2025)
- (44) **(Si) GeSn as a Material System for CMOS-Compatible Thermoelectric Devices.** G. Capellini, J. Tiscareño-Ramírez, D. Marian, P. Kaul, P. Graziosi, A.A. Corley-Wiciak, D. Grützmacher, M. Virgilio, D. Buca. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025), 57 (2025)
- (45) **Correlation between Linear Conductance Variability and Accuracy in Neuromorphic Computing using AuNP-DNA/HfO<sub>2</sub> Bilayer Memristor Devices.** M. Chae, D. Lee, H. Lee, Y. Jang, T. Kim, Y. Kim, H.-D. Kim. Measurement **248**, 116960 (2025)
- (46) **Special Session Paper: Simulation Methodologies and Experiments for Reliability Analysis of Devices in Radiation Harsh Environments.** N. Chatzivangelis, N. Zazatis, W. Grignagi, G. Paliaroutis, D. Santos, C. Imianosky, M. Kastriotou, C. Cazzaniga, F. Wrobel, A. Veronesi, C. Sotiriou, M. Andjelkovic, F. Vargas, D. Bertozzi, L. Dilillo. Proc. 38th IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT 2025), (2025)
- (47) **Dynamic Fault Mitigation for Space Radiation using Fault Injection and Machine Learning.** J.-C. Chen, L. Lu, M. Andjelkovic, F. Vargas, M. Krstic. Journal of Electronic Testing **41**, 273 (2025)
- (48) **Next-Gen TETRISC SoC - A Quad-Heterogeneous Design for Adaptive Fault Tolerance.** J.-C. Chen, L. Lu, M. Ulbricht, M. Krstic. Proc. RISC-V Summit Europe (RISC-V 2024), (2025)
- (49) **N-Modular Redundancy Controller Generator for Adaptive Fault Tolerance Systems.** J.-C. Chen, M. Ulbricht, M. Krstic. Proc. 37. ITG/GMM/GI-Workshop Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TuZ 2025), (2025)
- (50) **CMOS-Compatible Ge Metasurface Nanostructures with FTIR-Validated Resonance Optimization.** W.-H. Chen, J. Schlipf, G. Capellini, P. Oleynik, D. Ryzhak, Y. Yamamoto, W.-C. Wen, K. Hnida-Gut, Ch. Wenger, I.A. Fischer, O. Skibitzki. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025), 205 (2025)
- (51) **Unsupervised Learning with Autoencoders for Anomaly Detection in 5G Campus Networks.** R. Chitauero, M. Brzozowski, Ö. Yener, P. Langendorfer. Proc. International Conference on Modeling, Analysis and Simulation of Wireless and Mobile Systems (MSWiM 2025), (2025)
- (52) **Adaptive Epitaxy of C-Si-Ge-Sn: Customizable Bulk and Quantum Structures.** O. Concepción, A. Devaiya, V. Reboud, M.H. Zoellner, M.A. Schubert, F. Bärwolf, A.T. Tiedemann, J.-H. Bae, A. Tchelnokov, Q.-T. Zhao, C.A. Broderick, D. Grützmacher, G. Capellini, D. Buca. Advanced Materials **37**(37), 2506919 (2025)
- (53) **CW Electrically Pumped GeSn/SiGeSn MQW Lasers.** O. Concepción, L. Seidel, T. Liu, G. Capellini, M. Oehme, D. Grützmacher, D. Buca. Proc. IEEE Silicon Photonics Conference (SiPhotonics 2025), ThB6 (2025)
- (54) **A Combined Strategy for Testing RRAMs after Manufacturing and during Lifetime.** T. Copetti, S. Chakraborty, L.M. Bolzani Poehls. Proc. 26th IEEE Latin American Test Symposium (LATS 2025), (2025)
- (55) **Exploring the Use of Extreme Temperatures to Facilitate Fault Propagation in ReRAMs.** T.S. Copetti, A. Chordia, M. Fieback, M. Taouil, S. Hamdioui, L.M. Bolzani Poehls. Microelectronics Reliability **175**, 115919 (2025)
- (56) **RRAMs: A Lifecycle Management Strategy for Manufacturing and On-Line Testing.** T.S. Copetti, L.M. Bolzani Poehls. Proc. 37. ITG/GI/GMM-Workshop Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TuZ 2025), (2025)
- (57) **Mapping of the Lattice Strain Tensor in Defect-Free Si1-xGex/SOI Multilayers Fabricated by Lateral-Selective Heteroepitaxy.** C. Corley-Wiciak, C.-H. Lu, A.A. Corley-Wiciak, E. Zatterin, M.A. Schubert, C. Richter, W.-C. Wen, M.H. Zoellner, Y. Yamamoto. Proc. 57th International Conference on Solid State Devices and Materials (SSDM 2025), 387 (2025)
- (58) **Shedding Light on Epitaxial SiGeSn Alloys with Raman Spectroscopy: Local Order and Thermomechanical Properties.** A.A. Corley-Wiciak, I. Zaitsev, O. Concepción, D. Buca, C.L. Manganelli, G. Capellini, D. Spirito. Journal of Physics: Condensed Matter **37**(49), 493002 (2025)

- (59) **Neuromorphic Edge Computing: Challenges, Opportunities, and Current Solutions.** F. Corradi, A. Zjajo, L.M. Bolzani Poehls, M. Krstic, O. Moreira, Z. Zhu, F. Merchant. Proc. IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED 2025), (2025)
- (60) **D-Band Line-of-Sight MIMO Link Demonstration.** D. Cvetkovski, C. Herold, E. Grass. Proc. 24th IFIP International Conference on Networking (NETWORKING 2025), 426 (2025)
- (61) **240 GHz Line-of-Sight MIMO Link Demonstration.** D. Cvetkovski, N. Maletic, E. Grass. Proc. 38th IEEE International System-on-Chip Conference (SOCC 2025), (2025)
- (62) **Ab Initio Simulation of Materials for Environmentally Friendly Technologies.** J. Dabrowski, F. Akhtar, M. Franck, M. Lukosius. Proc. 12th NIC Symposium (NIC 2025), 193 (2025)
- (63) **Ge(110) c(8×10) Reconstructions Stabilized by Vibrations.** J. Dabrowski. Surface Science **759**, 122761 (2025)
- (64) **SiGe BiCMOS Process Design Kit for Cryogenic High-Frequency Applications.** A. Datsuk, A. Balashov, P. Ostrovskyy, M. Yazici, Ch. Wipf, F. Vater, G. Popken, T. Thönes, S. Selvam. Proc. 33rd IFIP/IEEE Conference on Very Large Scale Integration (VLSI-SoC 2025), (2025)
- (65) **SiGe BiCMOS Process Design Kit for Cryogenic High-Frequency Applications.** A. Datsuk, A. Balashov, P. Ostrovskyy, M. Yazici, C. Wipf, F. Vater, G. Popken, T. Thönes, S. Selvam. Proc. 38th International System-on-Chip Conference (SOCC 2025), (2025)
- (66) **Case Study: NASCERR: In-Mission Self-Tuning Error Correction Approach for Space Applications.** L. De Albuquerque, C. Luz Salles Cavalcante, D. Alencar, E. Mallet de Chauny Druesne, J.M. Matos Sobreira, M.A. Almeida Bezerra, A.A. da Silva, J.E. Silva Filho, J. Silveira, F. Vargas. Proc. 26th IEEE Latin American Test Symposium (LATS 2025), (2025)
- (67) **Switched 32-Bit Fixed-Point Format for Laplacian-Distributed Data.** B. Denic, Z. Peric, M. Dincic, S. Peric, N. Simic, M. Anđelkovic. Information (MDPI) **16**(7), 574 (2025)
- (68) **Performance of Pulse-Programmed Memristive Crossbar Array with Bimodally Distributed Stochastic Synaptic Weight.** N. Dersch, E. Perez, Ch. Wenger, Ch. Roemer, M. Schwarz, B. Iniguez, A. Kloe. Solid-State Electronics **227**, 109128 (2025)
- (69) **A Closed-Form Model for Programming of Oxide-Based Resistive Random Access Memory Cells Derived From the Stanford Model.** N. Dersch, E. Perez, Ch. Wenger, M. Schwarz, B. Iniguez, A. Kloes. Solid-State Electronics **230**, 109238 (2025)
- (70) **Statistical Model for the Calculation of Conductance Variations of Memristive Devices.** N. Dersch, E. Perez, Ch. Wenger, M. Lanza, K. Zhu, M. Schwarz, B. Iniguez, A. Kloes. Proc. 51st IEEE European Solid-State Electronics Research Conference (ESSERC 2025), 373 (2025)
- (71) **CSiGeSn Epitaxy: Future Isovalent Isomorphism in Group-IV Materials.** A.J. Devaiva, O. Concepcion, T. Fischer, A. Tiedemann, G. Capellini, S. Mathur, D. Grützmacher, D. Buca. Proc. 16th International Workshop on New Group IV Semiconductor Nanoelectronics (El4GroupIV 2025), 35 (2025)
- (72) **Ultra Strong Coupling in CMOS Compatible Semiconductor System based on N-Type SiGe Parabolic Quantum Wells.** L. Di Gaspere, E. Campagna, E. Talamas Simola, M.H. Zoellner, G. Capellini, L. Baldassarre, F. Berkmann, G. Nicotra, G. Sfuncia, M. Gambelli, S. Cibella, M. Virgilio, G. Scalari, M. Ortolani, M. De Seta. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025), 179 (2025)
- (73) **Impact of Biased Cooling on the Operation of Undoped Silicon Quantum Well Field-Effect Devices.** L.K. Diebel, L.G. Zinkl, A. Höttinger, F. Reichmann, M. Lisker, Y. Yamamoto, D. Bougeard. AIP Advances **15**(3), 035301 (2025)
- (74) **A Visual Discrete Event-based Simulator for Protection of Plants against Herbivores Employed as Computational Optimization Game.** L. Dietrich, B. Förster, P. Langendörfer, T. Hinze. zu finden unter: <https://arxiv.org/abs/2509.15787>
- (75) **Optimizing Graphene Ring Modulators: A Comparative Study of Straight, Bent, and Racetrack Geometries.** P.K. Dubey, A.I. Raju, R. Lukose, Ch. Wenger, M. Lukosius. Sensors (MDPI) **15**(15), 1158 (2025)
- (76) **Low-Loss GSG Bondwire Chip-to-Chip Interconnects from DC to 330 GHz.** F.A. Dürrwald, F. Protze, D. Cvetkovski, T. Meister, R. Kraemer, F. Ellinger. Proc. 14th International Conference on Modern Circuits and Systems Technologies (MOCAST 2025), (2025)
- (77) **An Integrated Terahertz Near-Field Edge Sensing Probe in a 130-nm SiGe Technology.** X. Du, M. Andree, J. Grzyb, H. Rucker, U.R. Pfeiffer. Proc. 28th European Microwave Week (EuMW 2025), 715 (2025)
- (78) **German CMOS-TDI Technology for High-Spatial and Radiometric Space Borne Application.** A. Eckardt, H.-U. Zuehlke, G. Fischer, D. Weiler. Proc. SPIE Optical Engineering + Applications (2025), **13611**, 1361104 (2025)
- (79) **A Fully Integrated Modular 2x4 220-260 GHz Beam-Forming Transmitter and Receiver with 50 Gbps Wireless Transmission in SiGe:C BiCMOS.** M.H. Eissa, N. Maletic, M. Wietstruck, V. Sark, A. Malignaggi, W. Abdullah, C. Carta, G. Kahmen. IEEE Transactions on Terahertz Science and Technology **15**(5), 805 (2025)
- (80) **A 4-bit 40 GS/s Power Efficient DAC for 6G Communication Systems.** A.S. Elsayed, P. Ostrovskyy, C. Carta. Proc. 16th German Microwave Conference (GeMIC 2025), 661 (2025)
- (81) **Varactors for Integrated RF Circuits in a 130 nm BiCMOS Technology.** M. Elviretti, A. Malignaggi, N. Pelagalli, H. Rucker, L. Menicucci Salamanca, Ch. Wipf, C. Carta, A. Mai. Proc. 16th German Microwave Conference (GeMiC 2025), 368 (2025)
- (82) **Structural Instability of Human Serum Albumin During Microparticles Synthesis.** E. Fardelli, M. Di Gioacchino, G. De Simone, G. Radostina, Y. Xiong, S. Sotgiu, A. Nucara, A. Tavella, L. Baldassarre, A. Sodo, T. Gasperi, H. Bäumlner, A. di Masi, G. Capellini. ACS Applied Bio Materials **8**(11), 9907 (2025)
- (83) **Noise Characterization of SiGe HBTs up to 170 GHz.** G.G. Fischer, D.K. Huynh, A.A. Mir, Q.H. Le, T. Kämpfe, H. Rucker. Proc. IEEE BiCMOS and Compound Semiconductor Integrated Circuits and Technology Symposium (BCICTS 2025), (2025)
- (84) **Experimental Evaluation of Semantic Communications for 6G Networks in Railway Systems.** I. Floudas, M. Anastasopoulos, A. Tzanakaki, J. Gutiérrez Teran. IEEE Communications Standards Magazine **9**(4), 34 (2025)
- (85) **Investigating Impacts of Local Pressure and Temperature on CVD Growth of Hexagonal Boron Nitride on Ge(001)/Si.** M. Franck, J. Dabrowski, M.A. Schubert, D. Vignaud, M. Achehboune, J.-F. Colomer, L. Henrard, Ch. Wenger, M. Lukosius. Advanced Materials Interfaces **12**(1), 2400467 (2025)
- (86) **A Compact 245-310 GHz Balun in 130-nm SiGe BiCMOS Technology.** A. Franzese, B. Sütbas, V. Ertürk, T. Mausolf, D. Bierbüsse, R. Negra, E. Shokrolahzade, M. Spirito, C. Carta. Proc. 24th IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems (SiRF), 61 (2025)
- (87) **RISC-V CPU Design using RRAM-CMOS Standard Cells**  
M. Fritscher, M. Uhlmann, P. Ostrovskyy, D. Reiser, J.-C. Chen, J. Wen, C. Schulze, G. Kahmen, D. Fey, M. Reichenbach, M. Krstic, Ch. Wenger  
IEEE Transactions on Very Large Scale Integration (VLSI) Systems **33**(9), 2406 (2025)
- (88) **Towards Wafer-Level Integration of Photonic Ultrasound Sensors in a SOI Platform.** T. Fünning, C.L. Manganelli, Ch. Mai, A. Peczek, A. Kroh, C. Villringer, O. Skibitzki, M. Paul, F. Thomsen, C. Schumann, A. Mai, P. Steglich. Proc. 11. MikroSystemTechnik Kongress (MST 2025), 329 (2025)
- (89) **Comparative Simulation Analysis of Photonic Ultrasound Sensors based on Silicon Waveguides.** T. Fünning, M. Paul, C.L. Manganelli, Ch. Wenger, A. Mai, P. Steglich. Scientific Reports **15**, 20094 (2025)
- (90) **Optimization of Local Backside Released Micro-Ring Resonators for Sensing Applications using Silicon Photonic Integrated Circuits in an SOI Technology.** T. Fünning, A. Peczek, A. Kroh, Ch. Mai, M. Paul, F. Thomsen, R. Tannenber, C. Schumann, M.G. Weller, A. Mai, P. Steglich. Proc. SPIE Optics + Optoelectronics (2025), **13527**, 135270U (2025)
- (91) **A High-Gain 240-325-GHz Power Amplifier for IEEE 802.15.3d Applications in an Advanced BiCMOS Technology.** A. Gadallah, A. Malignaggi, B. Sütbas, H. Rucker, D. Kissinger, M.H. Eissa. Proc. 25th IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems (SiRF 2025), 19 (2025)
- (92) **Hardware-Software Platform Enabling Joint Communication and Radar Sensing at 25 GHz with 1 GHz Bandwidth.** S. George, P. Sen, M. Ramzan, M. Umar, Y. Richhariya, J. Adler, C. Carta. Proc. IEEE/MTT-S International Microwave Symposium (IMS 2025), 25 (2025)

- (93) **Reinforcement Learning Based Antenna Beam Selection for Wireless Communications in Urban Environments.** P. Geranmayeh, E. Sedunova, E. Grass. *Wireless Personal Communications* **144**, 313 (2025)
- (94) **Optimization of Beamforming and Transmit Power using DQN and Comparison with Traditional Techniques.** P. Geranmayeh, E. Grass. *IEEE Access* **13**, 94275 (2025)
- (95) **Microresonator-Enhanced Graphene-based Electro-Optic Modulator with Near-Zero Power Consumption.** G.N. Ghalanos, C. Pappas, M. Goldmann, P. Caruana, C. Vagionas, M. Lukosius, R. Lukose, A.I. Raju, M. Kissner, L. Del Bino. *Proc. SPIE Digital Optical Technologies* (2025), **13573**, 135730U (2025)
- (96) **EXAFS Sheds Light on Short-Range Ordering in Ge<sub>1-x</sub>Sn<sub>x</sub> Hetero-epitaxial Layers Grown by MBE and CVD.** S. Gougam, F. De Angelis, C. Meneghini, O. Concepción, D. Buca, G. Capellini, M.H. Zoellner. *Physical Review Materials* **9**(6), 064601 (2025)
- (97) **Epitaxial SiGeSn Alloys for CMOS-Compatible Thermoelectric Devices.** P. Graziosi, D. Marian, A. Tomadin, S. Roddaro, O. Concepción, J. Tiscareno-Ramírez, A.A. Corley-Wiciak, D. Buca, G. Capellini, M. Virgilio. *ACS Applied Energy Materials* **8**(13), 9075 (2025)
- (98) **Electron Field Emission of Water-based Inkjet Printed Graphene Films.** A. Grillo, T.I. Ahmad, J. Wang, A. Pelella, E. Faella, D. Capista, M. Passacantando, A. Di Bartolomeo, C. Casiraghi. *Nanoscale Advances* **7**(17), 5184 (2025)
- (99) **A 15 dB Dynamic Range 110–170 GHz AGC Loop for BIST Transmitter Power Monitoring.** A. Güner, B. Sütbas, A. Karakuzulu, C. Carta, M.H. Eissa. *Proc. 20th European Microwave Integrated Circuits Conference (EuMIC 2025)*, 97 (2025)
- (100) **A 3D-Integrated BiCMOS-Silicon Photonics High-Speed Receiver Realized using Micro-Transfer Printing.** Y. Gu, H. Li, T. Pannier, S. Niu, P. Heise, Ch. Mai, P. Ramaswamy, A. Farrel, A. Fecioru, A.J. Trindade, R. Loi, N. Singh, S. Qin, B. Pan, J. Zhang, J. Rimböck, K. Dhaenens, T. De Baere, G. Van Steenberge, D. Bode, D. Velenis, G. Lepage, N. Singh, J. Van Campenhout, X. Yin, G. Roelkens, P. Ossieur.  
zu finden unter: <https://arxiv.org/pdf/2511.23196>
- (101) **Sensing of Hemin Binding to Albumin using Ge-based Plasmonic Antennas Operating in the THz Range.** E. Hardt, R. Varricchio, C.A. Chavarin, G. De Simone, O. Skibitzki, P. Ascenzi, A. di Masi, G. Capellini. *IEEE Sensors Journal* **25**(8), 12881 (2025)
- (102) **Back-Side Laser Fault Injection Attacks against Radiation-Hardened Shift-Registers.** R. Hegewald, J. Schöffner, Z. Dyka, I. Kabin, M. Krstic, D. Petryk. *Proc. 38th Crypto-Day Matters 2025*, (2025)
- (103) **Strategies to Realize AC Electrokinetic Enhanced Mass-Transfer in Silicon based Photonic Biosensors.** A. Henriksson, P. Neubauer, M. Birkholz. *Advanced Materials Technologies* **10**(2), 2302191 (2025)
- (104) **A Full D-Band Vector Modulator Phase Shifter in a 130-nm SiGe BiCMOS Technology.** T. Herbel, L. Zimmermann, D. Kissinger. *Proc. IEEE BiCMOS and Compound Semiconductor Integrated Circuits and Technology Symposium (BCICTS 2025)*, (2025)
- (105) **A 190-GHz Bandwidth 61-dB $\Omega$  Low-Noise Differential Transimpedance Amplifier in a 130-nm SiGe Technology with  $f_T/f_{max}$  of 470/650 GHz.** T. Herbel, A. Peczek, F. Vater, D. Kissinger. *Proc. IEEE BiCMOS and Compound Semiconductor Integrated Circuits and Technology Symposium (BCICTS 2025)*, (2025)
- (106) **A Fully-Integrated Four-Channel Phased Array D-Band Transceiver Achieving 10 GBit/s at 10 m.** C. Herold, A. Karakuzulu, A. Malignaggi, M. Scheide, N. Maletic, K. KrishneGowda, C. Carta. *Proc. 20th IEEE Radio & Wireless Week (RWW 2025)*, 30 (2025)
- (107) **Compact and Broadband Up and Down Conversion Mixers for Frequency Interleaving Systems.** C. Herold, M. Kravchenko, A. Malignaggi, C. Carta. *Proc. 16th German Microwave Conference (GeMiC 2025)*, 646 (2025)
- (108) **Multichannel LO Generation for Frequency-Interleaving Systems.** C. Herold, A. Malignaggi, C. Carta. *Proc. 28th European Microwave Week (EuMW 2025)*, 150 (2025)
- (109) **A Fully Integrated SiGe BiCMOS D-Band Transceiver with Homogeneous Plano-Convex Lens Achieving 50 Gb/s at 20 m.** C. Herold, A. Tummolo, S. Dilek, A. Karakuzulu, D. Cvetkovski, J. Berthold, M. Scheide, N. Maletic, K. KrishneGowda, R. Sauleau, A. Malignaggi, C. Carta. *IEEE Transactions on Microwave Theory and Techniques* **73**(11), 8857 (2025)
- (110) **A Robust, Fully Integrated 30.5-33.2GHz and 34.3-36.8GHz Frequency Synthesizer in SiGe-BiCMOS for Space Applications.** F. Herzel, S. Dilek, J. Jablonski, F. Kornödörfer, C. Carta, G. Fischer. *Proc. IEEE Nordic Circuits and Systems Conference (NORCAS 2025)*, (2025)
- (111) **Design Considerations for Integrated SiGe BiCMOS Phase-Locked Loops in the Millimeter-Wave Band.** F. Herzel, C. Carta, A. Ergintav, G. Fischer. *Proc. 32st IEEE International Conference Mixed Design of Integrated Circuits and Systems (MIXDES 2025)*, abstr. book 38 (2025)
- (112) **Design Considerations for Integrated SiGe BiCMOS Phase-Locked Loops in the Millimeter-Wave Band.** F. Herzel, C. Carta, A. Ergintav, G. Fischer. *Proc. 32st IEEE International Conference Mixed Design of Integrated Circuits and Systems (MIXDES 2025)*, 87 (2025)
- (113) **Phase Jitter Analysis of Cascaded PLLs for Millimeter Wave Applications in Silicon-Based Radar and Communication Systems.** F. Herzel, C. Carta, G. Fischer. *Proc. IEEE Radar Conference (RadarConf 2025)*, 658 (2025)
- (114) **Reduction of NF<sub>3</sub> Consumption During the Cleaning of a PECVD Chamber.** A. Hesse. *Proc. 11. MikroSystemTechnik Kongress (MST 2025)*, 86 (2025)
- (115) **Cryogenic Characterization of Surface-Illuminated Ge-on-Si Photodiodes for Free-Space Optical Sensing.** M. Hosseinzadeh, J. Heimerl, St. Lischke, F. Goetz, J.D. Cressler. *Proc. Conference on Lasers and Electro-Optics (CLEO 2025)*, JPS200\_96 (2025)
- (116) **A High-Speed Linear Modulator Driver for 200-Gb/s PAM-4 with Low Group Delay Variation in 130-nm SiGe BiCMOS.** R. Huber, L. Zimmermann, D. Kissinger. *Proc. 16th German Microwave Conference (GeMiC 2025)*, 132 (2025)
- (117) **Industrially Fabricated Single-Electron Quantum Dots in Si/Si-Ge Heterostructures.** T. Huckemann, P. Muster, W. Langheinrich, V. Brackmann, M. Friedrich, N.D. Komericki, L.K. Diebel, V. Stieß, D. Bougeard, Y. Yamamoto, F. Reichmann, M.H. Zoellner, C. Dahl, L.R. Schreiber, H. Bluhm. *IEEE Electron Device Letters* **46**(5), 868 (2025)
- (118) **Formation of Ultrathin Single-Crystalline NiSi<sub>2</sub>-On-Insulator Through RTA of Ultrathin a-Si/Ni Layered Structures Formed on SOI Substrates.** Y. Imai, S. Tanida, Y. Yamamoto, N. Taoka, K. Makihara. *Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025)*, 35 (2025)
- (119) **Formation of Ultrathin Single-Crystalline NiSi<sub>2</sub>-on-Insulator by RTA of a-Si/Ni Stacked Films Formed on SOI Substrates.** Y. Imai, S. Tanida, Y. Yamamoto, N. Taoka, K. Makihara. *Proc. 16th International Workshop on New Group IV Semiconductor Nanoelectronics (EL4GroupIV 2025)*, 31 (2025)
- (120) **44 GHz Bandwidth Optical Receiver Monolithically Integrated in a SiGe ePIC BiCMOS Technology.** F. Iseini, N. Pelagalli, A. Malignaggi, A. Peczek, C. Carta, G. Kahmen. *20th IEEE Radio & Wireless Week (RWW 2025)*, 12 (2025)
- (121) **Broadband and Compact 112 Gbit/s Transimpedance Amplifier in a SiGe Copper Backend Technology.** F. Iseini, A. Malignaggi, F. Kornödörfer, C. Carta, G. Kahmen. *Proc. 16th German Microwave Conference (GeMiC 2025)*, 601 (2025)
- (122) **Broadband and Power-Efficient Optoelectronic Transmitter Monolithically Integrated in a SiGe BiCMOS ePIC Technology.** F. Iseini, A. Malignaggi, A. Peczek, C. Carta, G. Kahmen. *Proc. IEEE/MTT-S International Microwave Symposium (IMS 2025)*, 741 (2025)
- (123) **The Effects of Strain and Content on Raman Spectroscopy of Si<sub>1-x</sub>Sn<sub>x</sub> Alloy Layers Epitaxially Grown on Si<sub>1-y</sub>Ge<sub>y</sub> Buffer Layers.** S. Ito, M. Kurosawa, W.-C. Wen, Y. Yamamoto, R. Yokogawa, A. Ogura, S. Shibayama, M. Sakashita, O. Nakatsuka. *Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025)*, 247 (2025)
- (124) **High-Sensitive Broadband Terahertz Detectors for Hyperspectral Imaging.** V. Jagtap, U. Kalita, R. Jain, H. Rucker, B. Heinemann, U.R. Pfeiffer. *Imaging Sensors, Power Management, PLLs and Frequency Synthesizers*, 1st Edition, Editors: K.A.A. Makinwa, A. Baschiroto, B. Nauta, Chapter. *High-Sensitive Broadband Terahertz Detectors for Hyperspectral Imaging*, Springer, 99 (2025)
- (125) **European Test Symposium Teams: An Anniversary Snapshot.** M. Jenihhin, J. Raik, A. Jutman, N. Cherezova, R. Ubar, L. Miclea, S. Enyedi, I. Stefan, O. Stan, C. Corches, Z. Peng, P. Eles, R. Drechsler, S. Eggsgluß,

- G. Fey, A. Glowatz, D. Tille, G. Gielen, A. Coyette, W. Dobbelaere, R. Vanhooren, P.-Y. Chuang, E.J. Marinissen, G. Di Natale, M. Barragan, P. Maistri, S. Mir, E.-I. Vatajelu, P. Bernardi, S. Di Carlo, P. Prinetto, M. Sonza Reorda, M. Violante, H.-G. Stratigopoulos, M.K. Michael, S. Neophytou, S. Hadjitheophanous, K. Christou, M. Skitsas, A. Bosio, B. Deveautour, P. Girard, M. Traiola, A. Virazel, F. Fernandes dos Santos, A. Kritikakou, G. Casagrande, M. Vallero, F. Vella, P. Rech, L.M. Bolzani Poehls, M. Krstic, M. Andjelkovic, F. Vargas, G. Tshagharyan, G. Harutyunyan, V. Vardanian, S. Shoukourian, Y. Zorian, J. Dworak, K. Nepal, T. Manikas, M. Taouil, M. Fieback, A. Gebregiorgis, R. Bishnoi, S. Hamdioui, A. Chatterjee, A. Saha, S. Komarraju, K. Ma, C. Amarnath, M. Tahoori, M. Mayahinia, M. Rajabalipanah, K. Basharkah, N. Nosrati, Z. Jahanpeima, Z. Navabi, H.-J. Wunderlich, S. Hellebrand. Proc. 30th IEEE European Test Symposium (ETS 2025), (2025)
- (126) **Packet Superposition HARQ Scheme Enabled by LDPC Coupled Codes.** Y. Jian, L. Lopacinski, E. Grass. Proc. IEEE Wireless Communications and Networking Conference (WCNC 2025), (2025)
- (127) **Performance Analysis of an Advanced HARQ Scheme Based on LDPC Coupled Codes.** Y. Jian, L. Lopacinski, E. Grass. Proc. 101st IEEE Vehicular Technology Conference (VTC-Spring 2025), (2025)
- (128) **A High-Gain 300 GHz Upconversion Mixer Circuit in SiGe 130nm BiCMOS Technology.** E. Jimenez Tuero, S. Dilek, A. Malignaggi, C. Carta. Proc. 55th European Microwave Conference (EuMC 2025), 606 (2025)
- (129) **A W-Band Down Conversion Mixer in EPIC 250 nm BiCMOS Technology for Monolithic Optoelectronic Radio Applications.** E. Jimenez Tuero, F. Korndörfer, A. Malignaggi, F. Gerfers, C. Carta. Proc. 16th German Microwave Conference (GeMiC 2025), 128 (2025)
- (130) **A Wideband 300 GHz Downconverter in 130 nm BiCMOS Technology.** E. Jimenez Tuero, S. Dilek, A. Malignaggi, C. Carta. Proc. IEEE BiCMOS and Compound Semiconductor Integrated Circuits and Technology Symposium (BCICTS 2025), (2025)
- (131) **Monolithically Integrated 2 x 64-Gb/s Silicon Photonic WDM Transmitter.** Y. Ji, D.-W. Rho, M. Kim, L. Zimmermann, W.-Y. Choi. Proc. IEEE Photonics Society Summer Topicals Meeting Series (SUM 2025), WB4.2 (2025)
- (132) **URLLC Networks Enabled by STAR-RIS, Rate Splitting, and Multiple Antennas.** E. Jorswieck, M. Soleymani, I. Santamaria, J. Gutiérrez Teran. Proc. International Conference on Mobile and Miniaturized Terahertz Systems (ICMMS 2025), (2025)
- (133) **Enhancing Device Performance with High Electron Mobility GeSn Materials.** Y. Junk, O. Concepción, M. Frauenrath, J. Sun, J.H. Bae, F. Bärwolf, A. Mai, J.-M. Hartmann, D. Grützmacher, D. Buca, Q.-T. Zhao. Advanced Electronic Materials **11**(5), 2400561 (2025)
- (134) **Impact of Thermal Effects on Cryptographic Resilience: A Study of an ASIC Implementation of the Montgomery Ladder.** I. Kabin, P. Langendörfer, Z. Dyka. Proc. 26th IEEE Latin American Test Symposium (LATS 2025), (2025)
- (135) **On the SCA Resistance of TMR-Protected Cryptographic Designs.** I. Kabin, P. Langendörfer, Z. Dyka. Electronics (MDPI) **14**(16), 3318 (2025)
- (136) **Broadband Light Emission from GaAsP and GaInP Islands Grown on Silicon Nanotips Wafer via Nanoheteroepitaxy.** N. Kafi, A. Rodrigues, I. Häusler, H. Ma, C. Netzel, A. Hammud, O. Skibitzki, M. Schmidbauer, F. Hatami. Applied Physics Letters **127**(19), 191106 (2025)
- (137) **Optimal Galvanic Cell Design for Powering Ingestible Devices in Varying Gastrointestinal Conditions.** C. Kitchen, V. Ertürk, L. Ordella, A. Swaminathan, S. Sangodoyin. ACS Applied Energy Materials **8**(10), 6545 (2025)
- (138) **Compatibility Check of SmartDSM with the IDSA Reference Architecture.** I. Koropiecki, K. Piotrowski. Proc. 21. GI/ITG KuVS Fachgespräch Sensornetze (FGSN 2024)
- (139) **Towards Low-Intrusive Monitoring of Energy-Constrained Nodes During Different Lifecycle Stages in WSN Deployments.** I. Koropiecki, K. Piotrowski. Proc. 22. GI/ITG KuVS Fachgespräch Sensornetze (FGSN 2025), (2025)
- (140) **European Partnership in Metrology Project: Photonic and Quantum Sensors for Practical Integrated Primary Thermometry (PhoQuS-T).** O. Kozlova, R. Braive, T. Briant, S. Briauudeau, P. Castro Rodríguez, G. Du, T. Erdogan, R. Eisermann, E. Ferreux, D. Imbraguglio, J.E. Jordan, S. Krenek, G. Machin, I.P. Marko, T. Martel, M. Jose Martin, R.A. Norte, L. Pitre, S. Pourjamal, M. Queisser, I. Rebollo-Salgado, I. Sanchez, D. Schmid, C. Shakespeare, F. Sparasci, P.G. Steeneken, T. Steshchenko, S.J. Sweeney, S. Tabandeh, G. Winzer, A. Yamsiri, A.V. Zamora Gómez, M. Zelan, L. Zimmermann. Metrology (MDPI) **5**(3), 44 (2025)
- (141) **The Effects of Short-Term Air Exposure of the Monocrystal HfSe<sub>2</sub> Surface.** K. Kwiecien, J. Raczynski, A. Puchalska, E. Nowak, E. Chlopocka, D. Kot, M. Szybowicz, L. Jurczyszyn, W. Koczorowski. Applied Surface Science **690**, 162546 (2025)
- (142) **Fabrication of Single-Electron Shuttling Channels in a Silicon CMOS Fab using High-Throughput Electron Beam Lithography.** W. Langheinrich, V. Brackmann, M. Friedrich, M. Wislicenus, P. Muster, S. Pregl, F. Reichmann, N.D. Komericki, D. Bougeard, T. Huckemann, L.R. Schreiber, H. Bluhm. Proc. 40th European Mask and Lithography Conference (EMLC 2025), **13787**, 317870K (2025)
- (143) **Comment on: RIO: Return Instruction Obfuscation for Bare-Metal IoT Devices.** K. Lehniger, P. Langendörfer. IEEE Access **13**, 90358 (2025)
- (144) **Investigating Compact Shadow Stacks for the Xtensa LX Architecture.** K. Lehniger, P. Langendörfer. Proc. 14th Mediterranean Conference on Embedded Computing (MECO 2025), (2025)
- (145) **Impact of Silicon Cap Layer and Gate Dielectric Variations on Electron Transport in Shallow Silicon Quantum Wells.** M. Lisker, A. Mistrioni, Y. Yamamoto, F. Reichmann. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025), 229 (2025)
- (146) **Electrically Pumped GeSn Micro-Ring Lasers.** T. Liu, L. Seidel, O. Concepcion, V. Reboud, A. Chelnokov, G. Capellini, M. Oehme, D. Grützmacher, D. Buca. IEEE Journal of Selected Topics in Quantum Electronics **31**(1), 8100307 (2025)
- (147) **Electronic-Photonic Integrated Circuits Through Micro-Transfer Printing.** H. Liu, T. Pannier, Y. Gu, R. Loi, P. Ramaswamy, P. Steglich, B. Pan, J. Zhang, P. Ossieur, G. Roelkens. Proc. IEEE Silicon Photonics Conference (SiPhotonics 2025), WB3 (2025)
- (148) **Character Recognition Application of a Neural Circuit Including Lateral Inhibitory Mechanisms.** D. Llobet Muñoz, I.K. Chatzipaschalis, A. Calomarde, A. Rubio. Proc. 40th Conference on Design of Circuits and Integrated Systems (DCIS 2025), 108 (2025)
- (149) **Development of a Universal FPGA-Based Coprocessor for 5G NR and WLAN LDPC Coding.** L. Lopacinski, Y. Jian, M. Nauman, P. Shakya, M. Krstic, E. Grass. Proc. 34th European Conference on Networks and Communications & 6G Summit (EuCNC/6G Summit 2025), 268 (2025)
- (150) **Accelerate SEU Simulation-based Fault Injection with Spatio-Temporal Graph Convolutional Networks.** L. Lu, J.-C. Chen, A. Balakrishnan, M. Ulbricht, M. Krstic. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems **44**(7), 2599 (2025)
- (151) **Fabrication of Electro-Absorption Dual Graphene Modulators on 200 mm Wafer Scale.** R. Lukose, A.I. Raju, P.K. Dubey, P. Kulse, S. Marschmeyer, D. Capista, A. Peczek, A. Kroh, M. Lisker, A. Mai, M. Lukosius. Proc. 57th International Conference on Solid State Devices and Materials (SSDM 2025), 77 (2025)
- (152) **FsimNNs: An Open-Source Graph Neural Network Platform for SEU Simulation-based Fault Injection.** L. Lu, J. Wen, M. Krstic. zu finden unter: <https://arxiv.org/abs/2511.09131>
- (153) **Yet another Reliability Assessment Method for RRAM-based Dot-Product Engine Author Links Open Overlay Panel.** A. Mahmoudi, A. Veronesi, P. Grothe, J. Wen, R. Meyer, M. Ulbricht, R. Buchty, M. Berekovic, S. Mulhem. Microelectronics Reliability **175**, 115938 (2025)
- (154) **Facing the Interfaces – Perspectives towards Quasi-Monolithic-Integration.** A. Mai, K. Anand. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025), 149 (2025)
- (155) **SiGe Photonic Technologies for Sustainable Sensor Applications.** A. Mai, T. Fünning, Ch. Mai, P. Heise. Proc. 16th International Workshop on New Group IV Semiconductor Nanoelectronics (El4GroupIV 2025), 5 (2025)
- (156) **Modular Data-Centric Tool for Wireless Sensor Network Monitoring and Managing.** J. Maj, P. Zielony, K. Piotrowski. Proc. 21. GI/ITG KuVS Fachgespräch Sensornetze (FGSN 2024), 40 (2025)

- (157) **Processing and Characterization of High-Density Fe-Silicide/Si Core-Shell Quantum Dots for Light Emission.** K. Makihara, Y. Yamamoto, M.A. Schubert, A. Mai, S. Miyazaki. *Nanomaterials (MDPI)* **15**(10), 733 (2025)
- (158) **Processing and Characterization of High-Density Fe-Silicide/Si Core-Shell Quantum Dots for Light Emission.** K. Makihara, Y. Yamamoto, M.A. Schubert, A. Mai, S. Miyazaki. *ECS Meeting Abstracts 2025-02*, 1746 (2025)
- (159) **A Comprehensive Statistical Study of the Post-Programming Conductance Drift in HfO<sub>2</sub>-based Memristive Devices.** D. Maldonado, C. Acal, H. Ortiz, A.M. Aguilera, J.E. Ruiz-Castro, A. Cantudo, A. Baroni, K.D.S. Reddy, S. Pechmann, M. Uhlmann, Ch. Wenger, E. Perez, J.B. Roldan. *Materials Science in Semiconductor Processing* **196**, 109668 (2025)
- (160) **Effects of the Compliance Current on the Switching of HfO<sub>2</sub> and Al:HfO<sub>2</sub> Memristive Devices: Characterization and Modeling.** D. Maldonado, K.D.S. Reddy, S. Pechmann, Ch. Wenger, J.B. Roldán, E. Perez. *Proc. 15th Spanish Conference on Electron Devices (CDE 2025)*, (2025)
- (161) **A Statistical and Modeling Study on the Effects of Radiation on Au/Ta/ZrO<sub>2</sub>(Y)/Pt/Ti Memristive Devices.** D. Maldonado, A. Cantudo, D.V. Guseinov, M.N. Koryazhkina, E.V. Okulich, D.I. Tetelbaum, N.O. Bartev, N.G. Danchenko, V.A. Pikar, A.V. Terevokov, F. Jiménez-Molinos, A.N. Mikhaylov, J.B. Roldán. *Chaos, Solitons & Fractals* **191**, 115909 (2025)
- (162) **A Software-Defined Radio Solution for Integrated mmWave Communication and Sensing.** N. Maletic, M. Petri, M. Appel, E. Grass. *Proc. IEEE Wireless Communications and Networking Conference (WCNC 2025)*, (2025)
- (163) **Strain Engineering in Semiconductor Materials.** C.L. Manganelli, D. Spirito, P. Farrell, J. Frigerio, A. De Iacovo, D. Marian, M. Virgilio. *Physica Status Solidi - Rapid Research Letters* **19**(1), 2400383 (2025)
- (164) **Systematic Design of a PVT-Robust CMOS Time-Based-Controlled DC-DC Converter using Open-Source Tools.** J. Marin, V. Osorio, A. Martinez, D. Arevalos, K. Herman, J.P. Martinez Brito, C.A. Rojas. *Proc. IEEE Nordic Circuits and Systems Conference (NORCAS 2025)*, (2025)
- (165) **Performance Evaluation of Digital Multipliers for Application in Neural Network Accelerators.** M. Marjanovic, M. Andjelkovic, D. Dankovic, J. Nikolic, F. Vargas. *Proc. 34th International Conference on Microelectronics (MIEL 2025)*, (2025)
- (166) **Lateral Dry Etching of Si<sub>3</sub>Ge Layers in CHF<sub>3</sub>/O<sub>2</sub> Plasma.** St. Marschmeyer, M. Fraschke, S. Mehl, Y. Yamamoto. *Proc. Plasma Etch and Strip in Microelectronics (PEM 2025)*, abstr. book 61 (2025)
- (167) **An Analog Frontend for an Ultra Low Power Wakeup Receiver for On-Off Keying at 434 MHz with -94 dBm Input Sensitivity and 28 nW DC Power Consumption at 10 kbps.** G. Meller, M. Methfessel, F. Protze, M. Froitzheim, J. Wagner, G. Fischer, F. Ellinger. *Proc. 28th European Microwave Week (EuMW 2025)*, 142 (2025)
- (168) **A 434 MHz Low-Power Receiver System Based on a Switched Passive Input Network with Surface Acoustic Wave Resonator.** G. Meller, M. Methfessel, F. Protze, J. Wagner, F. Ellinger. *Proc. 16th German Microwave Conference (GeMiC 2025)*, 183 (2025)
- (169) **Dependable Neuromorphic Computing-in-Memory Architectures.** F. Merchant, A. Bende, M. Fritscher, S. Kvatinisky, S. Singh, V. Rana, R. Dittmann, K.D.S. Reddy, Ch. Wenger, F. Mir, M. Taouil, M. Dev Gomony, S. Hamdioui, H. Corporaal. *Proc. 30th IEEE European Test Symposium (ETS 2025)*, (2025)
- (170) **High Yield, Low Disorder Si/SiGe Heterostructures for Spin Qubit Devices Manufactured in a BiCMOS Pilot Line.** A. Mistrioni, M. Lisker, Y. Yamamoto, W.-C. Wen, F. Fidorra, H. Tetzner, L.K. Diebel, L. Visser, S. Anupam, V. Mourik, L.R. Schreiber, H. Bluhm, D. Bougeard, M.H. Zoellner, G. Capellini, F. Reichmann. *Applied Physics Letters* **127**(8), 083503 (2025)
- (171) **Examination of TinyML Approach in ESP32-Based NFC Applications.** N. Mitrovic, S. Veljkovic, M. Marjanovic, E. Zivanovic, M. Andjelkovic, G. Ristic, D. Dankovic. *Proc. 17th International Conference on Advanced Technologies, Systems and Services in Telecommunications (TELSIKS 2025)*, 193 (2025)
- (172) **Bottom-Up Strategy to Develop Ultrathin Active Layers by Atomic Layer Deposition for Room Temperature Hydrogen Sensors.** C. Morales, R. Tschammer, D. Guttmann, K. Henkel, J.I. Flege, C. Ruffert, C.A. Chavarin, Ch. Wenger. *Proc. 11. MikroSystemTechnik Kongress (MST 2025)*, 71 (2025)
- (173) **Hydrogen Sensing via Heterolytic H<sub>2</sub> Activation at Room Temperature by Atomic Layer Deposited Ceria.** C. Morales, R. Tschammer, E. Pozarowska, J. Kosto, I.J. Villar-Garcia, V. Perez-Dieste, M. Favaro, D. Starr, P. Kapuscik, M. Mazur, D. Wojcieszak, J. Domaradzki, C.A. Chavarin, Ch. Wenger, K. Henkel, J.I. Flege. *ChemSusChem* **18**(13), e202402342 (2025)
- (174) **In Situ X-Ray Photoelectron Spectroscopy Study of Atomic Layer Deposited Cerium Oxide on SiO<sub>2</sub>: Substrate Influence on the Reaction Mechanism During the Early Stages of Growth.** C. Morales, M. Gertig, M. Kot, C.A. Chavarin, M.A. Schubert, M.H. Zoellner, Ch. Wenger, K. Henkel, J.I. Flege. *Advanced Materials Interfaces* **12**(5), 2400537 (2024)
- (175) **D-Band DPDT Switch with Reverse Saturated SiGe HBTs for Squint-Free Communication Systems.** N. Moroni, A. Malignaggi, C. Carta. *Proc. 28th European Microwave Week (EuMW 2025)*, 45 (2025)
- (176) **Low Insertion Loss D-Band SP4T Switch using Reverse Saturated SiGe HBTs.** N. Moroni, A. Malignaggi, C. Herold, C. Carta. *Proc. 16th German Microwave Conference (GeMiC 2025)*, 443 (2025)
- (177) **Effects of Temperature and Light on CeO<sub>2</sub>/SnO<sub>2</sub> Thin-Film Hydrogen Sensors.** A. Mudundi, A. Kalra, R. Tschammer, C. Morales, J.I. Flege, I.A. Fischer, C.A. Chavarin, Ch. Wenger. *Proc. 11. MikroSystemTechnik Kongress (MST 2025)*, 20 (2025)
- (178) **TX to RX Compact Leakage Cancellation Impedance Tuner for 60 GHz Monostatic Doppler Radar.** A. Mushtaq, T. Mausolf, W. Miesch, N. Uddin, W. Winkler, D. Kissinger. *IEEE Journal of Microwaves* **5**(1), 84 (2025)
- (179) **High-Fidelity Single-Electron Shuttling in Industrially Fabricated Spin Qubit Devices.** P. Muster, W. Langheinrich, T. Huckemann, S. Pregl, V. Brackmann, M. Friedrich, F. Reichmann, N.D. Komericki, L.R. Schreiber, H. Bluhm. *Proc. 71st IEEE International Electron Devices Meeting (IEDM 2025)*, (2025)
- (180) **Channel State Information Analysis for Jamming Attack Detection in Static and Dynamic UAV Networks – An Experimental Study.** P. Mykytyn, R. Chitauru, Z. Dyka, P. Langendorfer. *Proc. 21st Annual International Conference on Distributed Computing in Smart Systems and the Internet of Things (DCOSS-IoT 2025)*, 322 (2025)
- (181) **Synthesis of GeH Layers on Ge/Si(111) at Room Temperature.** K. Nakajima, A. Nakayama, W.-C. Wen, Y. Yamamoto, S. Shibayama, M. Sakashita, O. Nakatsuka. *Proc. 16th International Workshop on New Group IV Semiconductor Nanoelectronics (EL4GroupIV 2025)*, 79 (2025)
- (182) **OTFS Modulation on SDR Platform: Experimental Demonstration and Performance Analysis.** M. Nauman, L. Lopacinski, N. Maletic, M. Scheide, J. Gutiérrez Teran, M. Krstic, E. Grass. *Proc. 36th IEEE International Symposium on Personal, Indoor and Mobile Radio Communications (PIMRC 2025)*, (2025)
- (183) **OTFS Modulation: Synchronization Challenges, Solutions, and Experimental Results.** M. Nauman, L. Lopacinski, N. Maletic, M. Scheide, J. Gutiérrez Teran, M. Krstic, E. Grass. *Proc. 14th International ITG Conference on Systems, Communications, and Coding (SCC 2025)*, (2025)
- (184) **OTFS Sensing with SDR: Experimental Results and Analysis.** M. Nauman, L. Lopacinski, N. Maletic, M. Scheide, J. Gutiérrez Teran, M. Krstic, E. Grass. *Proc. 101st IEEE Vehicular Technology Conference (VTC-Spring 2025)*, (2025)
- (185) **Machine Learning-Based Error Detection and Function Approximation for Reliable Computing.** J. Nedeljkovic, G. Nikolic, T. Nikolic, M. Andjelkovic, M. Krstic. *Proc. 60th International Scientific Conference on Information, Communication and Energy Systems and Technologies (ICEST 2025)*, 1 (2025)
- (186) **Evaluation of Machine Learning Models for Enhancing System Reliability.** J. Nedeljkovic, G. Nikolic, M. Andjelkovic, T. Nikolic. *Proc. 12th International Conference on Electrical, Electronic and Computing Engineering (IcETran 2025)*, (2025)
- (187) **Statistical Analysis of Synaptic Weights in Spiking Neural Network Trained on the DVS128 Gesture Dataset.** J. Nikolic, S. Tomic, A. Jovanovic, Z. Peric, M. Dincic, E. Jones, D. Bertozzi, R. Zese, M. Andjelkovic. *Proc. 34th International Conference on Microelectronics (MIEL 2025)*, (2025)
- (188) **A 50 Gb/s Rad-Hard Quad TIA IC for Onboard Satellite Interconnects.** P. Ostrovsky, A. Lujambio, D. Lobato. *Proc. IEEE International Symposium on Circuits and Systems (ISCAS 2025)*, (2025)
- (189) **A Fully Asynchronous Unsourcesd Random Access Scheme.** M. Özates, M. Kazemi, G. Liva, D. Gündüz. *Proc. 26th IEEE Workshop on Signal*

Processing and Artificial Intelligence for Wireless Communications (SPAWC 2025), (2025)

(190) **ODMA-Based Cell-Free Unsourced Random Access with Successive Interference Cancellation.** M. Özates, M. Kazemi, E. Jorswieck, D. Gündüz. Proc. 101st IEEE Vehicular Technology Conference (VTC-Spring 2025), (2025)

(191) **Evaluation of Lateral Selective Etching with CF<sub>4</sub>/H<sub>2</sub> Plasma of Si<sub>0.7</sub>Ge<sub>0.3</sub>/Si/Si<sub>0.7</sub>Ge<sub>0.3</sub> Layers.** K. Ozaki, N. Takada, Y. Imai, T. Tsutsumi, K. Ishikawa, Y. Yamamoto, W.-C. Wen, K. Makihara. Proc. 17th International Symposium on Advanced Plasma Science and its Applications for Nitrides and Nanomaterials/18th International Conference on Plasma-Nano Technology & Science (ISPlasma 2025/IC-Plants 2025), abstr. book 04pA060 (2025)

(192) **Formation of Si-Nanosheet from Si<sub>0.7</sub>Ge<sub>0.3</sub>/Si/Si<sub>0.7</sub>Ge<sub>0.3</sub> Stacked Layers by CF<sub>4</sub>/H<sub>2</sub> Plasma.** K. Ozaki, Y. Imai, T. Tsutsumi, K. Ishikawa, Y. Yamamoto, W.-C. Wen, K. Makihara. ECS Meeting Abstracts 2025-02, 1733 (2025)

(193) **Study on Selective Dry Etching of Epitaxially Grown Si<sub>0.7</sub>Ge<sub>0.3</sub> and Si using H<sub>2</sub> Diluted CF<sub>4</sub> Plasma.** K. Ozaki, Y. Imai, T. Tsutsumi, N. Takada, K. Ishikawa, Y. Yamamoto, W.-C. Wen, K. Makihara. Japanese Journal of Applied Physics 64(7), 07SP10 (2025)

(194) **Evaluation of Si-Nanosheets Formed by CF<sub>4</sub>/H<sub>2</sub> Plasma Etching of Si<sub>0.7</sub>Ge<sub>0.3</sub>/Si/Si<sub>0.7</sub>Ge<sub>0.3</sub> Stacked Structures.** K. Ozaki, Y. Imai, T. Tsutsumi, K. Ishikawa, Y. Yamamoto, W.-C. Wen, I. Saburi, K. Makihar. Proc. 16th International Workshop on New Group IV Semiconductor Nanoelectronics (EL4GroupIV 2025), 55 (2025)

(195) **Green ICT – Measurement Hubs and Testbeds for mm-Wave and Sub-THz Communication Devices.** G. Panic, D. Cvetkovski, N. Maletic. Proc. 12th International Conference on Electrical, Electronic, and Computing Engineering (IcETRAN 2025), (2025)

(196) **Messung ökobilanzrelevanter Parameter von MIMO-Kommunikationssystemen in der IHP-Antennenmesskammer.** G. Panic, D. Cvetkovski. zu finden unter: <https://greenict.de/messung-okobilanzrelevanter-parameter-von-mimo-kommunikationssystemen-in-der-ihp-antennenmesskammer/>

(197) **Testbeam Characterization of a SiGe BiCMOS Monolithic Silicon Pixel Detector with Internal Gain Layer.** L. Paolozzi, M. Milanese, T. Moretti, R. Cardella, T. Kugathasan, A. Picardi, M. Elviretti, H. Rücker, F. Cadoux, R. Cardarelli, L. Cecconi, S. Débieux, Y. Favre, C.A. Fenoglio, D. Ferrere, S. Gonzalez-Sevilla, L. Iodice, R. Kotitsa, C. Magliocca, M. Nessi, A. Pizarro-Medina, J. Saidi, M.V. Barreto Pinto, S. Zambito, G. Iacobucci. Journal of Instrumentation 20, P04001 (2025)

(198) **132 GBaud PAM4 IM/DD Silicon Receiver Subassembly Realized by Stacking Technology.** A. Peczek, M. Wietstruck, G. Winzer, Ch. Mai, St. Lischke, M.M. Khafaji, S. Schulze, T. Voß, P. Krüger, L. Zimmermann. IEEE Journal of Lightwave Technology 43(13), 6291 (2025)

(199) **W-Band Front-End Amplifiers in a 250 nm SiGe BiCMOS EPIC Technology.** N. Pelagalli, A. Malignaggi, F. Iseini, C. Carta. Proc. 20th International Conference on PhD Research in Microelectronics and Electronics (PRIME 2025), (2025)

(200) **Cryogenic Characterization of HfO<sub>2</sub>-Based RRAM: Exploring Multilevel Switching from 300 K to 1.5 K for Neuromorphic Quantum Computing.** E. Perez-Bosch Quesada, A. Mistrioni, R. Jia, K.D.S. Reddy, M. Fritscher, F. Reichmann, H. Castan, S. Dueñas, Ch. Wenger, E. Perez. Proc. 57th International Conference on Solid State Devices and Materials (SSDM 2025), 703 (2025)

(201) **Impact of the Series Resistance on Switching Characteristics of 1T1R HfO<sub>2</sub>-based RRAM Devices.** E. Perez, D. Maldonado, S. Pechmann, K.D.S. Reddy, M. Uhlmann, A. Hagelauer, J.B. Roldan, Ch. Wenger. Proc. 15th Spanish Conference on Electron Devices (CDE 2025), (2025)

(202) **SQNR Approximation Analysis of the FP24 Format of Laplacian Source in a Wide Variance Range.** S. Peric, Z. Peric, B. Denic, M. Dincic, A. Jovanovic, M. Andjelkovic. Proc. 60th International Scientific Conference on Information, Communication and Energy Systems and Technologies (ICEST 2025), 1 (2025)

(203) **AIDA4Edge Project's Special Session on Hardware and Software Solutions for Edge AI Applications.** Z.H. Peric, M.R. Dincic, J.R. Nikolic, D.M. Dankovic, M. Andjelkovic, D. Bertozzi, R. Zese. Proc. 34th International Conference on Microelectronics (MIEL 2025), (2025)

(204) **Performance Comparison of Dfloat16 and Bfloat16 Binary Formats.** Z. Peric, B.D. Denic, S.Z. Peric, M.R. Dincic, M. Andjelkovic. Proc.

17th International Conference on Advanced Technologies, Systems and Services in Telecommunications (TELSIKS 2025), 83 (2025)

(205) **A mmWave JCAS System for Real-Time High-Data Rate Communication and RADAR Sensing.** M. Petri, N. Maletic. IEEE Access 13, 117700 (2025)

(206) **Demonstration: Real-Time mmWave Integrated Communication and Sensing.** M. Petri, N. Maletic. Proc. IEEE Wireless Communications and Networking Conference (WCNC 2025), (2025)

(207) **Horizontal Attack against EC kP Accelerator under Laser Illumination.** D. Petryk, I. Kabin, P. Langendörfer, Z. Dyka. Electronics (MDPI) 14(10), 2072 (2025)

(208) **Horizontal Side-Channel Analysis Attack against Elliptic Curve Scalar Multiplication Accelerator under Laser Illumination.** D. Petryk, I. Kabin, P. Langendörfer, Z. Dyka. Proc. 26th IEEE Latin American Test Symposium (LATS 2025), (2025)

(209) **SCA Test Results Depend on the Measurement Equipment: Riscure vs. Teledyne LeCroy.** D. Petryk, Z. Dyka, P. Langendörfer, I. Kabin. Proc. 3rd Workshop on Nano Security: From Nano-Electronics to Secure Systems (NanoSec 2025), (2025)

(210) **Sensitivity of Logic Cells to Laser Fault Injections: An Overview of Experimental Results for IHP Technologies.** D. Petryk, P. Langendörfer, Z. Dyka. IEEE Transactions on Device and Materials Reliability 25(3), 410 (2025)

(211) **Vulnerable or Not: SCA Test Results Strongly Depend on the Measurement Equipment.** D. Petryk, I. Kabin, Z. Dyka. Proc. 37. ITG/GMM/GI-Workshop Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TuZ 2025), (2025)

(212) **Classification of Epileptic Seizures by Simple Machine Learning Techniques: Application to Animals' Electroencephalography Signals.** I. Pidvalnyi, A. Kostenko, O. Sudakov, D. Isaev, O. Maximyuk, O. Krishtal, O. Iegorova, I. Kabin, Z. Dyka, S. Ortmann, P. Langendörfer. IEEE Access 13, 8951 (2025)

(213) **Power-Efficient 173 Ghz Dual-Modulus 4/5 Prescaler With Optimized Clock Distribution in 130 Nm Sige: C Bimos.** L. Polzin, L. Kensbock, N. Pohl, H. Rücker, T. Musch, M. Van Delden. Proc. International Conference on Electromagnetics in Advanced Applications (ICEAA 2025), 664 (2025)

(214) **A 206–220-GHz Compact Fundamental Oscillator with up to 7-dBm Output Power and 7.4% Peak DC-to-RF Efficiency in a 130-nm SiGe Technology.** A.C. Prabhu, J. Grzyb, M. Andree, H. Rücker, U.R. Pfeiffer. IEEE Microwave and Wireless Technology Letters (MWTL) 35(5), 573 (2025)

(215) **A J-Band Low-Noise Amplifier with 100+ GHz 3-dB Bandwidth in a 130-nm SiGe BiCMOS Technology.** A.C. Prabhu, M. Andree, J. Grzyb, Z. Cao, H. Rücker, U.R. Pfeiffer. Proc. 28th European Microwave Week (EuMW 2025), 354 (2025)

(216) **Optimized Silicene Nitride-Spaced Graphene Electro-Optic Modulator with Efficiency and Bandwidth**  
M.A.I. Raju, P.K. Dubey, R. Lukose, Ch. Wenger, A. Mai, M. Lukosius. Optical and Quantum Electronics 57, 402 (2025)

(217) **High-Efficiency Graphene Electro-Absorption Modulator on Silicon Nitride Photonic Platform.** M.A.I Raju, P.K. Dubey, R. Lukose, A. Peczek, A. Kroh, Ch. Wenger, A. Mai, M. Lukosius. Proc. IEEE Photonic Conference (IPC 2025), TuB4.3 (2025)

(218) **Temperature-Dependent Electronic Transport in SiGe Field-Effect Stacks with Variable Quantum Well Depths.** F. Reichmann, A. Mistrioni, L. Visser, M.H. Zoellner, G. Capellini, Y. Yamamoto, M. Lisker, V. Mourik. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025), 121 (2025)

(219) **HyRPF: Hybrid RRAM Prototyping on FPGA.** D. Reiser, J. Knödtel, L. Almeeva, J. Wen, A. Baroni, M. Krstic, M. Reichenbach. Proc. 24th International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (SAMOS 2024) in: Lecture Notes in Computer Science, LNCS 15226, 199 (2025)

(220) **Optical Response of Titanium Nitride Plasmonic Nanohole Arrays: Impact of Square and Hexagonal Array Geometry, Pitch, and Nanohole Diameter.** S. Reiter, M. Ratzke, P.-G. Nitsch, Ch. Mai, D. Spirito, A.A. Corley-Wiciak, Ch. Wenger, I.A. Fischer. Plasmonics 20, 8825 (2025)

- (221) **Analytical Model for Parasitic Resistances of Crossbar Arrays Suitable for Open-Loop Programming Schemes Reliability Analysis.** T. Rizzi, T. Zanotti, N. Lepri, E. Perez, F.M. Puglisi, D. Ielmini, C. Zambelli. Proc. IEEE International Integrated Reliability Workshop (IIRW 2024), (2025)
- (222) **Monolithically Integrated GaAs Nanoislands on CMOS-Compatible Si Nanotips using GS-MBE.** A. Rodrigues, A. Kamath, H. Illner, N. Kafi, O. Skibitzki, M. Schmidbauer, F. Hatami. *Nanomaterials (MDPI)* **15**(14), 1083 (2025)
- (223) **SiGe-BiCMOS Technology with 500 GHz  $f_t$  and 610 GHz  $f_{max}$ .** H. Rücker, B. Heinemann, F. Bärwolf, W. Batista Pessoa, M. Drost, M. Elviretti, F. Fidora, G.G. Fischer, A. Fox, O. Fursenko, D. Hagen, E. Hasler, A. Hesse, F. Korndörfer, A. Krüger, P. Kulse, T. Lenke, M. Lisker, R. Lukose, St. Marschmeyer, M.A. Schubert, S. Schulze, F. Teply, A. Trusch, Ch. Wipf, D. Wolansky, Y. Yamamoto. Proc. 71st IEEE International Electron Devices Meeting (IEDM 2025), (2025)
- (224) **The Coexistence of Dirac Cones and Fermi Arcs in a Graphene/WTe Heterostructure.** W. Rys, I. Lutsyk, M. Le Ster, P. Przybysz, J. Sławinska, P. Dabrowski, M. Rogala, K. Szalowski, T. Sobol, E. Partyka-Janowska, M. Szczepaniak, I. Pasternak, A. Krajewska, M. Lukosius, G. Biang, P.J. Kowalczyk. *Nanoscale* **17**(46), 26835 (2025)
- (225) **Effects of Annealing Temperature on the Photoluminescence Properties of Germanium Multiple Quantum Wells.** D. Ryzhak, E. Campagna, Y. Yamamoto, G. Capellini, M.H. Zoellner. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025), 113 (2025)
- (226) **Investigation of Dislocations Introduced in Si Wafer During Flash Lamp Annealing by Photoluminescence Spectroscopy.** D. Ryzhak, G. Kissinger, A. Ehlert, A. Sattler, D. Spirito, D. Kot. *Physica Status Solidi A* **222**(8), 2400753 (2025)
- (227) **Radical Effects on Si and Si<sub>0.7</sub>Ge<sub>0.3</sub> during CF<sub>4</sub>/H<sub>2</sub> Plasma Exposure.** I. Saburi, Y. Imai, T. Tsutsumi, K. Ishikawa, Y. Yamamoto, W.-C. Wen, K. Makihara. Proc. 16th International Workshop on New Group IV Semiconductor Nanoelectronics (EL4GroupIV 2025), 53 (2025)
- (228) **A 320 GHz 32×32 Pixel Near-Field Sensor SoC for Real-Time Imaging in 130-nm SiGe BiCMOS.** H. Sadkaoui, P. Hillger, J. Grzyb, X. Du, H.M. Jounis, M. Andree, H. Rücker, U.R. Pfeiffer. Proc. 28th European Microwave Week (EuMW 2025), 61 (2025)
- (229) **Rate Analysis and Optimization of LoS Beyond Diagonal RIS-Assisted MIMO Systems.** I. Santamaria, J. Gutiérrez Teran, M. Soleymani, E. Jorswieck. *IEEE Communications Letters* **29**(6), 1325 (2025)
- (230) **Interference Minimization in Beyond-Diagonal RIS-assisted MIMO Interference Channels.** I. Santamaria, M. Soleymani, E. Jorswieck, J. Gutiérrez Teran. *IEEE Open Journal of Vehicular Technology* **6**, 1005 (2025)
- (231) **Fabrication and Optical Characterization of CMOS-Compatible Honeycomb-Like Large-Scale Lattices of Near-Field Coupled Plasmonic TiN Nanotriangles.** J. Schlipf, M.A. Cutolo, C.L. Manganelli, S. Reiter, G. Seibold, O. Skibitzki, Ch. Wenger, I.A. Fischer. *Advanced Optical Materials* **13**(19), 2403408 (2025)
- (232) **Photoluminescence Enhancement in Germanium All-Dielectric Metasurfaces.** J. Schlipf, D. Ryzhak, P. Oleynik, G. Capellini, Y. Yamamoto, O. Skibitzki, I.A. Fischer. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025), 177 (2025)
- (233) **Wafer-Scale Experimental Determination of Coupling and Loss for Photonic Integrated Circuit Design Optimisation.** D. Schmid, R. Eisermann, A. Peczek, G. Winzer, L. Zimmermann, S. Krenek. *Photonics* **12**(3), 234 (2025)
- (234) **Low Overhead Self-Correction in Radiation-Hardening-by-Design Triple Modular Redundancy Flip-Flops for Space Applications.** O. Schrape, A. Breitenreiter, L. Lu, M. Andjelkovic, E.P. Garcia, M. Lopez-Vallejo, M. Krstic. Proc. 38th IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT 2025), (2025)
- (235) **Distinguishability of EC Point Doublings and Additions in Binary kP Implementations using Chevallier-Mames Atomic Blocks.** G. Schrock, G.I. Matungamire, A.A. Sigourou, Z. Dyka, P. Langendörfer, I. Kabin. Proc. 21st IEEE East-West Design & Test Symposium (EWDTS 2025), (2025)
- (236) **Enhanced Object Localization using Side Lobes of Antenna Pattern in mmWave Beamforming ISAC System.** E. Sedunova, M. Petri, E. Grass. Proc. 16th IFIP Wireless and Mobile Networking Conference (WMNC 2025), 25 (2025)
- (237) **Impact of Different Antenna Arrangements and Transmitter Tilt to D-Band LoS MIMO Channel.** P. Shakya, D. Cvetkovski, K. Krishne Gowda, L. Lopacinski, E. Grass. Proc. IEEE Vehicular Technology Conference (VTC-Spring 2025), (2025)
- (238) **Enhanced Miss Forest and Multivariate Time Series Prediction of Wind Speed using Deep Learning.** T. Sidhaarth, P.A. Obla, N.N. Patil, Z. Stamenkovic, S.P. Raja. *Journal of Circuits, Systems, and Computers (JCSC)* **34**(12), 2530006 (2025)
- (239) **Atomic Patterns: Field Operation Distinguishability on Cryptographic ASICs.** A.A. Sigourou, Z. Dyka, P. Langendörfer, I. Kabin. Proc. IEEE International Conference on Cyber Security and Resilience (CSR 2025), 990 (2025)
- (240) **Distinguishability between Multiplication and Squaring Operations: A New Marker.** A.A. Sigourou, Z. Dyka, P. Langendörfer, I. Kabin. Proc. 3rd Workshop on Nano Security: From Nano-Electronics to Secure Systems (NanoSec 2025), (2025)
- (241) **Resistance Test Discovered an Inherent Vulnerability of Cryptographic ASICs to Simple SCA.** A.A. Sigourou, Z. Dyka, I. Kabin. Proc. 37. ITG/GMM/GI-Workshop Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TuZ 2025), (2025)
- (242) **Revisiting Atomic Patterns for Elliptic Curve Scalar Multiplication Revealing Inherent Vulnerability to Simple SCA.** A.A. Sigourou, Z. Dyka, S.H. Li, P. Langendörfer, I. Kabin. Proc. 12th IFIP International Conference on New Technologies, Mobility and Security (NTMS 2025), 252 (2025)
- (243) **Digital Hardware Design: A Student Project.** N. Skupin, Z. Stamenkovic. Proc. 34th International Conference on Microelectronics (MIEL 2025), 175 (2025)
- (244) **A 40 Gb/s Rad-Hard Quad VCSEL Driver in 130nm SiGe BiCMOS for Intrasatellite Optical Interconnects.** I. Sourikopoulos, A. Osman, G. Psyllakis, P. Ostrovskyy, A. Lujambio, L. Stampoulidis. Proc. 15th SPIE International Conference on Space Optics (ICSO 2024), **13699**, 136993J (2025)
- (245) **AI-Driven Model for Optimized Pulse Programming of Memristive Devices.** B. Spetzler, M. Fritscher, S. Park, N. Kim, Ch. Wenger, M. Ziegler. *APL Machine Learning* **3**(2), 026103 (2025)
- (246) **Machine Learning Techniques for Smart Agriculture.** Z. Stamenkovic. Proc. 12th International Conference on Electrical, Electronic and Computing Engineering (ICETAN 2025), 95 (2025)
- (247) **Monolithic Electro-Optic Platform on Silicon with Bandwidth of 100 GHz and Beyond.** D. Steckler, St. Lischke, Y. Yamamoto, W.-C. Wen, A. Peczek, J. Beyer, A. Kroh, O. Fursenko, F. Bärwolf, St. Marschmeyer, P. Kulse, D. Wolansky, L. Zimmermann. *Nature Communications* **16**, 10789 (2025)
- (248) **Towards Monolithic Integration of Polymer-based Electro-Optical Devices in Silicon Photonic Integrated Circuits using a 250nm SOI Technology.** P. Steglich, M. Paul, T. Fünning, C. Schumann, Ch. Mai, R. Tannenber, A. Mai. Proc. SPIE Optics + Optoelectronics (2025), **13530**, 135300R (2025)
- (249) **Demonstration of a Graphene Adjustable-Barriers Phototransistor with Tunable Ultra-High Responsivity.** C. Strobel, C.A. Chavarin, M. Knaut, Ch. Wenger, A. Heinzig, T. Mikolajick. *Advanced Optical Materials* **13**(18), 2500344 (2025)
- (250) **Growth of Boron-Doped Germanium Single Crystals by the Czochralski Method.** A.N. Subramanian, M.P. Kabukcuoglu, C. Richter, U. Juda, R. Kernke, F. Bärwolf, E. Hamann, M. Zuber, N.V. Abrosimov, R.R. Sumathi. *Crystal Growth & Design* **25**(4), 1075 (2025)
- (251) **Lattice Strain and Ge Composition Analysis of Multilayered SiGe Nanodots Depending on the Si Spacer Growth Temperature by X-Ray Diffraction.** R. Suenaga, Y. Ito, W.-C. Wen, Y. Yamamoto, K. Omote, A. Ogura. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025), 207 (2025)

- (252) **A Review and Performance Comparison of Key Radar Transceiver Building Blocks at J-Band in IHP SG13G2 and SG13G3 BiCMOS Technologies.** B. Sütbas, R. Hasan, A. Gadallah, M.H. Eissa, C. Carta. Proc. 16th German Microwave Conference (GeMiC 2025), 362 (2025)
- (253) **A V-Band VSPS using Deep-Saturated SiGe HBTs with 0.34 dB Amplitude and 0.7° Phase Errors.** B. Sütbas, M.H. Eissa, G. Kahmen. Proc. 24th IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems (SiRF 2025), 23 (2025)
- (254) **Medizinradar für häusliche Krankenpflege.** B. Sütbas. 99 Zukunftsobjekte aus der Lausitz, 1st Edition, Editor: J. Staemmler, Ch. Links Verlag, 185 (2025)
- (255) **On the Interplay between Strain and Modulation Doping in N-Type Ge/SiGe Heterostructures.** E. Talamas Simola, E. Campagna, L. Di Gaspare, F. Berkmann, M.H. Zoellner, G. Capellini, M. Ortolani, L. Baldassarre, M. Virgilio, M. De Seta. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025), 251 (2025)
- (256) **Examination of the Transfer Process of a Ge Layer on Sapphire Substrates.** M. Tanaka, W.-C. Wen, Y. Yamamoto, S. Shibayama, M. Sakashita, O. Nakatsuka, M. Kurosawa. Proc. 16th International Workshop on New Group IV Semiconductor Nanoelectronics (EL4GroupIV 2025), 81 (2025)
- (257) **Multichannel Real-Time Detection of Biomarkers with Highly Miniaturized Photonic Microchips.** R. Tannenbergh, M. Paul, T. Fünning, C. Schumann, M.G. Weller, P. Steglich. Proc. SPIE Optics + Optoelectronics (2025), 13527, 135270J (2025)
- (258) **Dislocations Influence the Background Hole Densities in Ge/Si Virtual Substrates.** H. Tetzner, A.A. Corley-Wiciak, A.J. Devaiya, O. Concepción, D. Stolarek, M.A. Schubert, Y. Yamamoto, D. Buca, G. Capellini. Applied Physics Letters **127**(25), 251901 (2025)
- (259) **Electrical Activity of Ge/Si Virtual Substrates.** H. Tetzner, A.A. Corley-Wiciak, A. Devaiya, O. Concepción, D. Buca, Y. Yamamoto, G. Capellini. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025), 171 (2025)
- (260) **Analysis of Frameworks for Developing Artificial Intelligence Models on Low-Power Microcontrollers in Wireless Sensor Networks: Capabilities and Challenges.** K. Turchan, K. Piotrowski. Proc. 21. GI/ITG KuVS Fachgespräch Sensornetze (FGSN 2024), 21 (2025)
- (261) **Towards a Generic and Resource-Efficient Testbed for Federated Learning in Wireless Sensor Networks.** K. Turchan, K. Piotrowski, K. Woloszyn. Proc. 22. GI/ITG KuVS Fachgespräch Sensornetze (FGSN 2025), (2025)
- (262) **A Compact One-Transistor-Multiple-RRAM Characterization Platform.** M. Uhlmann, M. Krysiak, J. Wen, M. Froberg, A. Baroni, K.D.S. Reddy, E. Pérez, P. Ostrovskyy, K. Piotrowski, C. Carta, Ch. Wenger, G. Kahmen. IEEE Transactions on Circuits and Systems I **72**(10), 5559 (2025)
- (263) **On-Chip Cross-Layer Sensing for Developing Artificial Intelligence Resilient Systems: Towards Silicon Lifecycle Management.** F. Vargas. Proc. 37. ITG/GI/GMM-Workshop Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TuZ 2025), (2025)
- (264) **On-Chip Aging Sensor Core for Silicon Lifecycle Management.** F. Vargas, A. Balakrishnan. Proc. IEEE Latin American Test Symposium (LATS 2025), (2025)
- (265) **Self-Aware Silicon: Enhancing Lifecycle Management with Intelligent Testing and Data Insights.** F. Vargas, M. Andjelkovic, M. Krstic, A. Kar, S. Deshwal, Y. Chauhan, H. Amrouch, D. Tille, S. Huhn. Proc. 30th IEEE European Test Symposium (ETS 2025), (2025)
- (266) **Hybrid TDoA and AoA-Based User Localization and Tracking Using mmWave System.** R. Vasist, V. Sark, J. Gutiérrez Teran, E. Grass. Proc. 36th IEEE International Symposium on Personal, Indoor and Mobile Radio Communications (PIMRC 2025), (2025)
- (267) **Particle Filter Localization using a Hybrid Sub-6 GHz and mmWave System.** R. Vasist, V. Sark, J. Gutiérrez Teran, E. Grass. Proc. 101st IEEE Vehicular Technology Conference (VTC-Spring 2025), (2025)
- (268) **A Cross-Layer Methodology for Assessing Silent Data Corruption Effects on DLA Families.** A. Veronesi, M. Krstic, D. Bertozzi. Proc. 37. ITG/GI/GMM-Workshop Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TuZ 2025), (2025)
- (269) **EMBER: A Cycle-based Framework for Early-Stage Reliability Assessment in Parametric RTL Designs.** A. Veronesi, L.M. Bolzani Poehls, M. Favalli, M. Krstic, D. Bertozzi. Proc. 34th IEEE Asian Test Symposium (ATS 2025), 121 (2025)
- (270) **Continuous Resilience in Cyber-Physical Systems of Systems: Extending Architectural Models through Adaptive Coordination and Learning.** E. Vogel, P. Langendörfer. zu finden unter: <https://arxiv.org/abs/2511.17017>
- (271) **A Fully Integrated 0.48 THz FMCW Radar Sensor in a SiGe Technology.** F. Vogelsang, J. Bott, D. Starke, M. Hamme, B. Sievert, H. Rücker, N. Pohl. IEEE Journal of Microwaves **5**(3), 572 (2025)
- (272) **Deep Learning System for Speech Command Recognition.** D. Vujicic, D. Damjanovic, D. Markovic, Z. Stamenkovic. Electronics (MDPI) **14**(19), 3793 (2025)
- (273) **Long-Term RF Reliability of SiGe HBTs: Characterization and Modeling.** C. Weimer, G.G. Fischer, M. Schröter. Proc. IEEE BiCMOS and Compound Semiconductor Integrated Circuits and Technology Symposium (BCICTS 2025), (2025)
- (274) **ReDiM: An Efficient Strategy for Read Disturb Mitigation in RRAM-Based Accelerators.** J. Wen, A. Baroni, A. Mistrioni, E. Perez, C. Zambelli, Ch. Wenger, M. Krstic, L.M. Bolzani Poehls. Proc. 31st IEEE International Symposium on On-Line Testing and Robust System Design (IOLTS 2025), (2025)
- (275) **RRAMulator: An Efficient FPGA-based Emulator for RRAM Crossbar with Device Variability and Energy Consumption Evaluation.** J. Wen, F. Vargas, F. Zhu, D. Reiser, A. Baroni, M. Fritscher, E. Perez, M. Reichenbach, Ch. Wenger, M. Krstic. Microelectronics Reliability **168**, 115630 (2025)
- (276) **Elektronische Nasen.** Ch. Wenger. 99 Zukunftsobjekte aus der Lausitz, 1st Edition, Editor: J. Staemmler, Ch. Links Verlag, 203 (2025)
- (277) **Control of Localized SiGe Nanodot Formation in Si/SiGe Superlattices via Strain Engineering.** W.-C. Wen, K. Makihara, A. Mai, B. Tillack, Y. Yamamoto. Proc. 16th International Workshop on New Group IV Semiconductor Nanoelectronics (EL4GroupIV 2025), 39 (2025)
- (278) **Control of Three-Dimensionally Aligned SiGe Nanodot Superlattice Formation by Strain Engineering Using SiGe Virtual Substrate.** W.-C. Wen, K. Makihara, A. Mai, B. Tillack, Y. Yamamoto. Proc. 57th International Conference on Solid State Device and Materials (SSDM 2025), 359 (2025)
- (279) **Lateral Selective Vapor Phase Etching of SiGe Stacks by HCl.** W.-C. Wen, Y.-X. Wu, M.H. Zoellner, I. Costina, K. Anand, A. Mai, B. Tillack, Y. Yamamoto. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025), 241 (2025)
- (280) **Three-Dimensional Self-Ordering and Alignment Control of Ge Nanodots Fabricated by Chemical Vapor Deposition.** W.-C. Wen, B. Tillack, Y. Yamamoto. Proc. 17th International Symposium on Advanced Plasma Science and its Applications for Nitrides and Nanomaterials/18th International Conference on Plasma-Nano Technology & Science (ISPlasma2025/IC-PLANTS 2025), abstr. book 05pB09I (2025)
- (281) **SiGe BiCMOS Wafer-Level Packaging and Antenna Integration for Sub-THz Applications.** M. Wietstruck, S. Schulze, P. Krüger, T. Voß, M.F. Bashir, S. Tolunay Wipf, E.C. Durmaz, K. Joy. Proc. 16th German Microwave Conference (GeMiC 2025), 354 (2025)
- (282) **Self-Heating in Electrically Pumped SiGeSn Lasers: A Numerical Study.** B. Witzigmann, A.A. Corley-Wiciak, C. Corley-Wiciak, D. Buca, G. Capellini. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ICSI/ISTDM 2025), 123 (2025)
- (283) **AI4U: Structured Design Process for Modular AI Applications.** K. Woloszyn, K. Piotrowski, K. Turchan. Proc. 22. GI/ITG KuVS Fachgespräch Sensornetze (FGSN 2025), (2025)
- (284) **Challenges in Developing Modular AI Applications.** K. Woloszyn, K. Piotrowski, K. Turchan. Proc. 21. GI/ITG KuVS Fachgespräch Sensornetze (FGSN 2024), 18 (2025)
- (285) **In-Field Monitoring and Preventing Read Disturb Faults in RRAMs.** H. Xun, M. Fieback, S. Yuan, C. Wang, E. Hua, H. Aziza, L.M. Bolzani Poehls, R. Cantoro, R. Bishnoi, M. Taouil, S. Hamdioui. Proc. 30th IEEE

European Test Symposium (ETS 2025), (2025)

(286) **Atomic Layer Epitaxy of Si in Ge.** Y. Yamamoto, W.-C. Wen, M.A. Schubert, D. Steckler, J. Murota, B. Tillack. Proc. 57th International Conference on Solid State Devices and Materials (SSDM 2025), 357 (2025)

(287) **Influence of Strain on Epitaxial SiGe Growth and Initial Reactions.** Y. Yamamoto, W.-C. Wen, F. Bärwolf, J. Schlipf, O. Fursenko, S. Karki, M.H. Zoellner, B. Tillack. Proc. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ISCI/ISTDM 2025), 71 (2025)

(288) **Piezoresitivity of Epitaxial SiGe and Its Temperature Dependency.** Y. Yamamoto, H.-N. Tran, W.-C. Wen, A.A. Corley-Wiciak, D. Ryzhak, C. Corley-Wiciak, R. Sorge, N. Inomata, B. Tillack, T. Ono. ECS Meeting Abstracts **2025-02**, 1732 (2025)

(289) **Si Atomic-Layer Epitaxy in Ge using SiH<sub>2</sub>Cl<sub>2</sub>.** Y. Yamamoto, W.-C. Wen, M.A. Schubert, F. Bärwolf, D. Steckler, J. Murota, B. Tillack. Proc. 16th International Workshop on New Group IV Semiconductor Nanoelectronics (EL4GroupIV 2025), 9 (2025)

(290) **Piezoresistivity of Epitaxial SiGe.** Y. Yamamoto, W.-C. Wen, N. Inomata, A.A. Corley-Wiciak, D. Ryzhak, C. Corley-Wiciak, Z. Zhijian, R. Sorge, B. Tillack, T. Ono. ECS Journal of Solid State Science and Technology **14**(4), 045001 (2025)

(291) **Pushing the Limits of 5G Private Networks: A Practical Examination of Network Stressors.** O. Yener, M. Brzozowski, R. Chitaur, P. Langendörfer. Proc. International Conference on Computing, Networking and Communications (ICNC 2025), 752 (2025)

(292) **Fully Automated Wafer-Level Edge Coupling Measurement System for Silicon Photonics Integrated Circuits.** Q. Yuan, A. Peczek, J. Frankel, D. Rishavy, Ch. Mai, E. Christenson, D. Pratap, L. Zimmermann. IEEE Transactions on Semiconductor Manufacturing **38**(2), 168 (2025)

(293) **On the Bulk Photovoltaic Effect in the Characterization of the Strained Germanium Microstructures.** I. Zaitsev, D. Spirito, J. Frigerio, C.A. Chavarin, A. Lüdge, W. Lüdge, R. Giani, M. Virgilio, C.L. Manganelli. Physica Status Solidi - Rapid Research Letters **19**(1), 2400220 (2025)

(294) **Thermo-Opto-Mechanical Properties of GeSn Micro-Disks: A Comprehensive Analysis.** I. Zaitsev, A.A. Corley-Wiciak, C. Corley-Wiciak, M.H. Zoellner, C. Richter, E. Zatterin, M. Virgilio, B. Martin-Garcia, D. Spirito, C.L. Manganelli. Proc. IEEE Silicon Photonics Conference (SiPhotonics 2025), MD1 (2025)

(295) **ImSTDP: Implicit Timing On-Chip STDP Learning.** D. Zhao, O. Schrape, Z. Stamenkovic, M. Krstic. IEEE Transactions on Circuits and Systems I **72**(2), 868 (2025)

(296) **From Theory to Field: Practical Issues in WSNs Revealed by SmartRiver Project.** P. Zielony, K. Piotrowski. Proc. 22. GI/ITG KuVS Fachgespräch Sensornetze (FGSN 2025), (2025)

(297) **tinyDSM-Based Modular Approach in Facilitating IoT Application Development and Maintenance.** P. Zielony, K. Piotrowski. Proc. 21. GI/ITG KuVS Fachgespräch Sensornetze (FGSN 2024), 8 (2025)

## Eingeladene Vorträge

(1) **Validierung eines energieoptimierten Aluminium-Aluminium Waferbondprozesses.** J. Amthor, S. Schulze, T. Voß, P. Krüger, M. Wietstruck, A. Mai, J. Ribbe, J. Frey, D. Sanchez. Green ICT Connect (2025), Berlin, October 15 - 16, 2025, Germany

(2) **Characterization of Single Event Transients in Standard Combinational Cells.** M. Andjelkovic. 1st RESIST Workshop (2025), Nis, May 05 - 07, 2025, Serbia

(3) **Gate-Level Techniques for Mitigation of Single Event Transients (SETs) in Combinational Circuits.** M. Andjelkovic. 1st Twinning for Excellence in Reliable Electronics Training School (TWIN-RELECT 2025), Montpellier, January 06 - 10, 2025, France

(4) **Reliability of AI Hardware Accelerators.** M. Andjelkovic. 1st AIDA4Edge Project Workshop (2025), Nis, April 15, 2025, Serbia

(5) **IHP OpenPDK Initiative: Bringing Open Source to Analog and RF Design.** S. Andreev, K. Herman, R.F. Scholz. IEEE BiCMOS and Compound

Semiconductor Integrated Circuits and Technology Symposium (BCICTS 2025), Scottsdale, October 12 - 15, 2025, USA

(6) **Optical Phased Array Miniaturization through Electro-Photonic Monolithic Integration.** S. Arsanjani, I. Vornicu, J. Bardong, M.S. Kahn, M.H. Malik, G. Winzer, L. Zimmermann, T. Cassese. IEEE Photonics Society Summer Topicals Meeting Series (SUM 2025), Berlin, July 21 - 23, 2025, Germany

(7) **Lifecycle Management of CMOS- and Emerging Technology-based Architectures: Why and How?.** L.M. Bolzani Poehls. 30th IEEE European Test Symposium (ETS 2025), Tallinn, May 24 - 26, 2025, Estonia

(8) **Lifecycle Management of Emerging Memories.** L.M. Bolzani Poehls. 41st Chemnitz Seminar "Test and Reliability Solutions - New Opportunities for Electronic Components and Systems" (2025), Chemnitz, February 13 - 14, 2025, Germany

(9) **Lifecycle Management Strategy for Addressing Heterogeneous Integration Challenges in AI-Architectures.** L.M. Bolzani Poehls. 30th IEEE European Test Symposium (ETS 2025), Tallinn, May 29 - 30, 2025, Estonia

(10) **Reliability Assessment: Challenges when Adopting Emerging Technology-Based NNs.** L.M. Bolzani Poehls. 30th IEEE European Test Symposium (ETS 2025), Tallinn, May 29 - 30, 2025, Estonia

(11) **Reliability Assessment of Emerging Technology-Based Applications.** L.M. Bolzani Poehls. 10th European Cyber Week (BITFLI 2025), Rennes, November 17 - 20, 2025, France

(12) **New Light on Light Emitters: The Lattice Strain and Composition Fluctuation in GeSn Devices Investigated at the Nanoscale.** G. Capellini. E-MRS Fall Meeting (E-MRS 2025), Warsaw, September 15 - 18, 2025, Poland

(13) **Advanced Synchrotron Radiation X-Ray Microscopies Investigation of the Lattice Strain in (Si)GeSn-based Lasers with Sub-100 nm, 10 ns Resolution.** G. Capellini. 10th International Symposium on Control of Semiconductor Interfaces (ISCSI-X), the International Conference on Silicon Epitaxy and International SiGe Technology and Device Meeting (ISCI/ISTDM 2025), Kanagawa, November 10 - 14, 2025, Japan

(14) **SiGe BiCMOS Circuits for Integrated Beamsteering Transceivers Operating over the Full D-Band (6GRIC).** C. Carta, C. Herold, A. Malignaggi, H. Raqibul, B. Sütbas. Berlin 6G Conference (6G Conference 2025), Berlin, July 01 - 03, 2025, Germany

(15) **SiGe BiCMOS Integrated Circuits and Systems for Sub-THz Communication and Sensing.** C. Carta, C. Herold, A. Malignaggi, H. Raqibul, B. Sütbas. 28th European Microwave Week (EuMW 2025), Utrecht, September 21 - 26, 2025, The Netherlands

(16) **SiGe BiCMOS Integrated Circuits and Systems for Sub-THz Communication and Sensing.** C. Carta, C. Herold, A. Malignaggi, A. Karakuzulu, H. Raqibul, B. Sütbas. Radio Wireless Week (RWW 2025), San Juan, January 19 - May 22, 2025, Puerto Rico

(17) **Ab Initio Simulation of Materials for Environmentally Friendly Technologies.** J. Dabrowski, F. Akhtar, M. Franck, M. Lukosius. 12th NIC Symposium (NIC 2025), Jülich, March 06 - 07, 2025, Germany

(18) **Varactors for Integrated RF Circuits in a 130 nm BiCMOS Technology.** M. Elviretti, A. Malignaggi, N. Pelagalli, H. Rücker, L. Menicucci Salamanca, Ch. Wipf, C. Carta, A. Mai. 16th German Microwave Conference (GeMiC 2025), Dresden, March 17 - 19, 2025, Germany

(19) **The IHP OpenPDK Initiative: Status and RoadMap.** W. Grabinski, S. Andreev, A. Datsuk, N. Herfurth, K. Herman, V. Pachkawade, R.F. Scholz, F. Vater, Ch. Wittke. Free and Open Source Software Developers' European Meeting (FOSDEM 2025), Brussels, February 01 - 02, 2025, Belgium

(20) **Unlocking New Possibilities: Die-Level CMP for Failure Analysis and Beyond.** N. Herfurth. 32nd IEEE International Symposium on the Physical and Failure Analysis of Integrated Circuits (IPFA 2025), Penang, August 05 - 08, 2025, Malaysia

(21) **Proven Open ASIC Design-Flow Lessons Learned & Challenges.** N. Herfurth. European Nanoelectronics Applications, Design & Technology Conference & edaWorkshop (ADTC 2024), Dresden, April 09 - 10, 2024, Germany

(22) **AI and Microelectronics - Reliability View.** M. Krstic. 1st Scientific Workshop "TWIN-RELECT", Volos, July 21 - 23, 2025, Greece

- (23) **AI Processing and Reliability – Overview and Outlook.** M. Krstic. 7th IEEE International Conference on Emerging Electronics (ICEE 2025), Bangalore, December 13 - 16, 2025, India
- (24) **Innovations in AI Processing Architectures: Challenges and Chances.** M. Krstic, M. Fritscher. High Performance, Edge And Cloud Computing Network (HiPEAC 2025) - NEUROCOM Workshop, Barcelona, January 20 - 23, 2025, Spain
- (25) **High-Fidelity Single-Electron Shuttling in Industrially Fabricated Spin Qubit Devices.** W. Langheinrich, P. Muster, T. Huckemann, S. Pregl, V. Brackmann, M. Friedrich, F. Reichmann, N.D. Komericki, L.R. Schreiber, H. Bluhm. 71st IEEE International Electron Devices Meeting (IEDM 2025), San Francisco, December 06 - 10, 2025, USA
- (26) **Ultra-Fast Germanium Modulators and Photodiodes.** St. Lischke, D. Steckler, L. Zimmermann. IEEE Photonics Society Summer Topicals Meeting Series (SUM 2025), Berlin, July 21 - 23, 2025, Germany
- (27) **Research of 2D Materials at IHP: Challenges and Perspectives.** M. Lukosius. Invited talk at Physikalisch-Technische Bundesanstalt (PTB), Berlin, April 29, 2025, Germany
- (28) **Towards Graphene Photonic Platform on 200 mm Silicon Wafers.** M. Lukosius, R. Lukose, M.A.I. Raju, P.K. Dubey, D. Capista, A. Mai, Ch. Wenger. Graphene Week (2025), Vicenza, September 22 - 26, 2025, Italy
- (29) **Processing and Characterization of High-Density Fe-Silicide/Si Core-Shell Quantum Dots for Light Emission.** K. Makihara, Y. Yamamoto, M.A. Schubert, A. Mai, S. Miyazaki. 248th ECS Meeting: Advancing Solid State & Electrochemical Science & Technology (ECS Meeting 2025), Chicago, October 12 - 16, 2025, USA
- (30) **ASICs for Space Applications.** P. Ostrovskyy. MICROELECTRONICS 2025: From Technology to Application (2025), Kaunas, November 03, 2025, Lithuania
- (31) **HfO<sub>2</sub>-Based RRAM Technology as a Candidate for In-Memory Computing in Harsh Radiation and Ultra-Low-Temperature Environments.** E. Perez-Bosch Quesada. 2nd TWIN-RELECT Training School and 1st TWIN-RELECT Research Management and Administration Workshop (TWIN-Relect 2025), Frankfurt (Oder), May 19 - 21, 2025, Germany
- (32) **HfO<sub>2</sub>-Based RRAM Technology as a Candidate for In-Memory Computing in Harsh Radiation and Ultra-Low-Temperature Environments.** E. Perez-Bosch Quesada. 1st RESIST Workshop (2025), Nis, May 05 - 07, 2025, Serbia
- (33) **SiGe-BiCMOS Technology with 500 GHz  $f_t$  and 610 GHz  $f_{max}$ .** H. Rücker, B. Heinemann, F. Bärwolf, W. Batista Pessoa, M. Drost, M. Elviretti, G.G. Fischer, A. Fox, O. Fursenko, D. Hagen, E. Hasler, A. Hesse, F. Korn-dörfer, R. Lukose, A. Krüger, P. Kulse, T. Lenke, M. Lisker, St. Marschmeyer, M.A. Schubert, S. Schulze, F. Teply, A. Trusch, Ch. Wipf, D. Wolansky, Y. Yamamoto. 71st IEEE International Electron Devices Meeting (IEDM 2025), San Francisco, December 06 - 10, 2025, USA
- (34) **Raman Spectroscopy of SiGeSn Alloys for Thermal and Vibrational Properties.** D. Spirito, A.A. Corley-Wiciak, O. Concepción, S. Chen, D. Ryzhak, M.H. Zoellner, C.L. Manganelli, T. Li, D. Buca, G. Capellini. E-MRS Fall Meeting (E-MRS 2025), Warsaw, September 15 - 18, 2025, Poland
- (35) **Improving the Performance of Germanium Electro-Absorption Modulators.** D. Steckler. 10th International Conference of Photonic Integrated Circuits (PIC 2025), Brussels, April 07 - 09, 2025, Belgium
- (36) **Dependable Open Source Systems at IHP.** M. Ulbricht. 1st RESIST Workshop (2025), Nis, May 05 - 07, 2025, Serbia
- (37) **Combined Effects of Ionizing Radiation and Electromagnetic Interference on Electronic Circuits & Systems.** F. Vargas. Winter Workshop – Design of ICs and Systems for Spaceborne Applications (2025), Montpellier, January 06 - 10, 2025, France
- (38) **Tutorial: On-Chip Infrastructure for Mission-Mode Monitoring of Resilient Systems: Towards Silicon Lifecycle Management.** F. Vargas, M. Andjelkovic, M. Jenihhin, A. Jutman. 1st IEEE Latin American Conference on Internet of Things (LC-IoT 2025), Fortaleza, April 23 - 25, 2025, Brazil
- (39) **Open PDK Initiative & Free Open Source MPW Access in IHP Technology.** F. Vater. Symposium on VLSI Technology and Circuits (VLSI Symposium 2025), Kyoto, June 08 - 12, 2025, Japan
- (40) **Open PDK Initiative & Free Open Source MPW Access in IHP Technology.** F. Vater. Open Source Silicon Workshop (Satellite Event 2025), Tokyo, June 13, 2025, Japan
- (41) **Towards Neuromorphic Computing with HfO<sub>2</sub> Based Memristive Devices.** Ch. Wenger, A. Baroni, K.D.S. Reddy, M. Fritscher, M. Uhlmann, T. Rizzi, E. Perez-Bosch Quesada, E. Perez. E-MRS Spring Meeting (2025), Strasbourg, May 26 - 30, 2025, France
- (42) **Multilayer Self-Aligned Ge Nanodot Formation and Its Vertical Alignment Control.** W.-C. Wen, M.A. Schubert, M.H. Zoellner, B. Tillack, Y. Yamamoto. JSAP Tokai New Frontier Research International Workshop (JSAP 2025), Aichi, March 02, 2025, Japan
- (43) **Three-Dimensional Self-Ordering and Alignment Control of Ge Nanodots Fabricated by Chemical Vapor Deposition.** W.-C. Wen, B. Tillack, Y. Yamamoto. 17th International Symposium on Advanced Plasma Science and its Applications for Nitrides and Nanomaterials/18th International Conference on Plasma-Nano Technology & Science (ISPlasma2025/IC-PLANTS 2025), Aichi, March 03 - 07, 2025, Japan
- (44) **High Speed Photonic Electronic Heterogeneous Integration based on Al-Al Wafer Bonding.** M. Wietstruck, S. Schulze, A. Peczek, G. Winzer, Ch. Mai, St. Lischke, T. Voß, P. Krüger, M.M. Khafaji, L. Zimmermann. IEEE Photonics Society Summer Topicals Meeting Series (SUM 2025), Berlin, July 21 - 23, 2025, Germany
- (45) **Basic of Group IV Heteroepitaxy and Device Applications for More Than Moore Approach.** Y. Yamamoto. Japan Society of Applied Physics Kyushu Division Seminar (2025), Fukuoka, November 14, 2025, Japan
- (46) **Basics of Group IV Epitaxy Processes and Application for State-of-Art Devices.** Y. Yamamoto. Seminar for Regional Universities and Regional Industry Creation (2025), Kumamoto, August 05, 2025, Japan
- (47) **Piezoresitivity of Epitaxial SiGe and Its Temperature Dependency.** Y. Yamamoto, H.-N. Tran, W.-C. Wen, A.A. Corley-Wiciak, D. Ryzhak, C. Corley-Wiciak, R. Sorge, N. Inomata, B. Tillack, T. Ono. 248th ECS Meeting: Advancing Solid State & Electrochemical Science & Technology (ECS Meeting 2025), Chicago, October 12 - 16, 2025, USA
- (48) **Self-Ordered Three-Dimensional SiGe Nanodot Fabrication by Engineering Strain and Surface Morphology.** Y. Yamamoto. 2nd Workshop on Atomic Diffusion and Stress Induced-Phenomena in Electronic Devices (2025), Tokyo, October 28, 2025, Japan
- (49) **Si Atomic-Layer Epitaxy in Ge Using SiH<sub>2</sub>Cl<sub>2</sub>.** Y. Yamamoto, W.-C. Wen, M.A. Schubert, D. Steckler, J. Murota, B. Tillack. 16th International Workshop on New Group IV Semiconductor Nanoelectronics (El4GroupIV 2025), Sendai, November 17 - 18, 2025, Japan
- (50) **Pushing the Limits of 5G Private Networks: A Practical Examination of Network Stressors.** O. Yener, M. Brzozowski, R. Chitaurro, P. Langendörfer. International Conference on Computing, Networking and Communications (ICNC 2025), Honolulu, February 17 - 20, 2025, USA
- (51) **Thermo-Opto-Mechanical Properties of GeSn Micro-Disks: A Comprehensive Analysis.** I. Zaitsev, A.A. Corley-Wiciak, C. Corley-Wiciak, M.H. Zoellner, C. Richter, E. Zatterin, M. Virgilio, B. Martin-Garcia, D. Spirito, C.L. Manganelli. IEEE Silicon Photonics Conference (SiPhotonics 2025), London, April 14 - 17, 2025, UK
- (52) **High-Speed BiCMOS Photonic Electronic Receiver SubSystems: Design and Integration.** L. Zimmermann. 22nd International Conference IC Design and Technology (ICICDT 2025), Lecce, June 23 - 25, 2025, Italy

## Berichte

- (1) **Sachbericht des Verbundvorhabens zur Entwicklung, Erprobung, Integration und dem Transfer von Konzepten und Anwendungen innovativer Netztechnologien zur Resilienz- und Innovationssteigerung der Wirtschaft im Land Brandenburg; Akronym: 5G-Testbed-BB.** F. Locher, W. Rütter-Kindel, J. Scheeg, P. Langendörfer, S. Soult, H. Hempel, D. Stegmann, R. Porsch, M. Schafföner, M. Wellmann, L. Fitz, E. Veldyaeva, M. Scheeg. zu finden unter: <https://oa.tib.eu/renate/items/e0b7f362-4660-4d0e-9e82-0dfeaeaccff0>
- (2) **Sustainability in SNS JU Projects - Targets, Methodologies, Trade-offs and Implementation Considerations Towards 6G Systems.** A. Rezaki, K. Trichias, A. Mesodiakaki, A. Gavras, A. Aseeva, G. Berardinelli, H. Osman, J. Gutiérrez Teran, K. Petersen, M. Gramaglia, M. Katz, M. Bezzi, M. Ghoraiishi. White Paper, zu finden unter: [https://smart-networks.europa.eu/wp-content/uploads/2025/05/sns\\_ju\\_sustainabilitytf\\_whp\\_june2025\\_v1.0-1.pdf](https://smart-networks.europa.eu/wp-content/uploads/2025/05/sns_ju_sustainabilitytf_whp_june2025_v1.0-1.pdf)
- (3) **Agrarsysteme der Zukunft: DAKIS - Digitales Wissens- und Informationssystem für die Landwirtschaft, Teilprojekt C.** St. Weidling,

M. Froberg, P. Langendörfer. zu finden unter: <https://oa.tib.eu/renate/items/5f734799-719b-4122-9518-859476ba5a81/full>

(4) **Uckerbots - Konzept und Technologieentwicklung für Schwarmrobotik zur Ausweitung des Bio-Zuckerrübenanbaus in der Uckermark; Teilvorhaben IHP: Entwicklung einer zuverlässigen Kommunikation für Roboterschwärme und Erkundungsroboter.** St. Weidling, M. Brzozowski, M. Froberg, P. Langendörfer. zu finden unter: <https://oa.tib.eu/renate/items/584d3d2d-4f0a-45a9-83ff-ce0561fa49d3/full>

(5) **GaN on Si Metrology Acitivity by IHP.** M.H. Zoellner. Final Report

(6) **GaN on Si Metrology Acitivity by IHP.** M.H. Zoellner

## Habilitationen/Dissertationen

(1) **Präzise Frequenzsynchronisation und Zeitsynchronisation in drahtlosen Netzwerken.** M. Appel. Dissertation, Humboldt-Universität zu Berlin, Germany, (2025)

(2) **Synthesis of Hexagonal Boron Nitride on CMOS-Compatible Substrates via Chemical Vapor Deposition.** M. Franck. Dissertation, BTU Cottbus-Senftenberg, Germany, (2025)

(3) **Area and Power Efficient SoCs for 5G Applications.** A. Franzese. Dissertation, RWTH Aachen University, Germany, (2025)

(4) **Stack Buffer Overflow Attacks and Countermeasures with Register Windows on the Example of Xtensa LX.** K. Lehniger. Dissertation, BTU Cottbus-Senftenberg, Germany, (2025)

(5) **Applications of Machine Learning to Simulation-based Fault Injection for Reliability Analysis.** L. Lu. Dissertation, University of Potsdam, Germany, (2025)

(6) **Fault-Tolerant CNN Accelerator with Reconfigurable Capabilities.** R.T. Syed. Dissertation, University of Potsdam, Germany, (2025)

## Diplomarbeiten/Masterarbeiten/Bachelorarbeiten

(1) **Contact Optimization for Si/SiGe Quantum Well-based Devices.** M. Adnadane. Master Thesis, BTU Cottbus-Senftenberg, Germany, (2025)

(2) **Deposition of High-Quality Graphene on Si/Ge Wafer Using Chemical Vapor Deposition Techniques.** M. Akter. Master Thesis, TU Dresden, Germany, (2025)

(3) **Investigation of the Distinguishability of Giraud-Verneuil Atomic Blocks.** P.L. Doku. Master Thesis, BTU Cottbus-Senftenberg, Germany, (2025)

(4) **Comparison of Software Complexity between Different Generations of Microcontrollers on the Base of the IHPOS Operating System Porting.** M. Izdebski. Master Thesis, University of Zielona Góra, Poland, (2025)

(5) **Extending the NVIDIA Deep-Learning Accelerator for Multi-Head Attention Layer Support.** J. Joseph. Master Thesis, Technische Universität Berlin, Germany, (2025)

(6) **Konfigurowalny wyświetlacz informacyjny w sieci sensorów bezprzewodowych.** J. Kleinert. Bachelor Thesis, University of Zielona Góra, Poland, (2025)

(7) **Projekt i Implementacja Pakietu Oprogramowania do Przetwarzania i Wizualizacji Parametrów Środowiska dla Panelu Operatorskiego Systemu SmartRiver.** A. Kobylecka. Bachelor Thesis, University of Zielona Góra, Poland, (2025)

(8) **Analiza Porównawcza Wydajności Operacji CRUD na Warstwie Adapterów Bazodanowych Rozwiązania Middleware SmartDS.** M. Komarowski. Master Thesis, University of Zielona Góra, Poland, (2025)

(9) **Energooszczędne programowanie systemów osadzonych na przykładzie inteligentnego sensora aktywności.** K. Kupisz. Bachelor Thesis, University of Zielona Góra, Poland, (2025)

(10) **Strain Engineering and Band Structure: A Comparison Between Silicon and Germanium.** M. Meera. Master Thesis, BTU Cottbus-Senftenberg, Germany, (2025)

(11) **Wydajność i skalowalność aplikacji Vue.js i Spring Boot: wpływ obciążenia na predkosc transmisji danych.** F. Oplotny. Master Thesis, University of Zielona Góra, Poland, (2025)

(12) **Modelowanie Domostwa pod Katem Zuzycia Energii Elektrycznej.** B. Sudol. Bachelor Thesis, University of Zielona Góra, Poland, (2025)

(13) **Einführung einer internen Kalibrierung nach ISO 9001 im Unternehmen der IHP GmbH.** J. Witthaus. Master Thesis, bbw Hochschule Berlin, Germany, (2025)

## Patente

(1) **Data Storing Device Implementing Dynamically Sized Singly Linked Lists.** H. Borchert. IHP.552, EP-Patentanmeldung am 27.05.2025, AZ: EP 25 179 150.5

(2) **Differential Quadrature Coupler, Coupler System and Method for Generating a Differential Quadrature Signal.** V. Ertürk, B. Sütbas, C. Carta. IHP.561, EP-Patentanmeldung am 02.09.2025, AZ: EP 25 199 666.6

(3) **Temperature-Compensation Circuit and Method.** P. Ostrovskyy, M. Uhlman. IHP.554, EP-Patentanmeldung am 10.11.2025, AZ: EP 25 214 402.7

(4) **Qubit Element with Gate Electrodes Accomplished through Selectively Doped Semiconductors.** F. Reichmann, G. Capellini, M. Lisker, Y. Yamamoto, M.H. Zoellner. IHP.560, EP-Patentanmeldung am 19.12.2025, AZ: EP 25 225 810.8

(5) **Fabrication of GeSi Electro-Absorption Modulators.** D. Steckler, St. Lischke, Y. Yamamoto, W.-Ch. Wen, L. Zimmermann. IHP.556, EP-Patentanmeldung am 28.03.2025, AZ: EP 25 167 496.6

(6) **Simultaneous Growth of 3D-Aligned SiGe Nanodots and 2D Superlattices via Strain Engineering Using Local SiGe Virtual Substrates on Silicon.** W.-C. Wen, Y. Yamamoto, A. Mai, K. Makihara. IHP.557, EP-Patentanmeldung am 22.05.2025, AZ: EP 25 178 134.0

# Impressum

## Herausgeber

IHP GmbH – Leibniz-Institut für innovative Mikroelektronik

Im Technologiepark 25, 15236 Frankfurt (Oder),

Deutschland

Telefon: +49 335 56250

E-Mail: [ihp@ihp-microelectronics.com](mailto:ihp@ihp-microelectronics.com),

Internet: [www.ihp-microelectronics.com](http://www.ihp-microelectronics.com)

## Redaktion

Daniel Staubach

## Gestaltung und Satz

IHP GmbH

Maret Falk

## Druck

Chromik Offsetdruck, Marie-Curie-Straße 8, 15236 Frankfurt  
(Oder)

Telefon: +49 335 5212773, Telefax: +49 335 5212776

E-Mail: [kai.chromik@online.de](mailto:kai.chromik@online.de)

Internet: [www.chromikoffsetdruck.de](http://www.chromikoffsetdruck.de)

## Bildnachweise

IHP, Patrick Pleul, Frederic Schweizer, Matthias Baumbach, Uwe Steinert, Fraunhofer Mikroelektronik, BTU Cottbus-Senftenberg, Thomas Ritter Fotografie, Ken Schluchtmann, Loewn, TeraSi AB, Drees & Sommer, Martin Römer, Sabanci Üniversitesi/GazeteSU, Dr. Robert Tannenber



Die englische Version ist online abrufbar unter:

[https://www.ihp-microelectronics.com/fileadmin/images/mediathek/annual\\_reports/annualreport\\_ihp\\_2025.pdf](https://www.ihp-microelectronics.com/fileadmin/images/mediathek/annual_reports/annualreport_ihp_2025.pdf)

*Leibniz*  
Leibniz  
Gemeinschaft



Leibniz Institute  
for High  
Performance  
Microelectronics



Im Technologiepark 25  
15236 Frankfurt (Oder)  
Germany  
Telefon +49 335 5625 0  
Fax +49 335 5625 300