

Pressemitteilung

14.04.2021

Sicher und souverän: Neues Forschungsprojekt "HEP" entwickelt frei verfügbare Werkzeuge zur Verifikation quelloffener Prozessordesigns

Sicherheitschips sind für viele Anbieter elektronischer Geräte, von den kleinsten persönlichen Geräten bis hin zu Automobilen, essenziell. Sie führen kryptographische Operationen aus und sollen Manipulationen, Fehlfunktionen und Unfälle verhindern. Diese Chips sollten offen, flexibel anpassbar und möglichst mathematisch bewiesen sicher sein. Angesichts globaler Wertschöpfungsketten mit zahlreichen Akteuren stellt die Versorgung mit derartigen kosteneffizienten Komponenten eine große Herausforderung dar. Quelloffene Prozessoren bieten hier eine vielseitige Alternative, solange ihre Sicherheit mit den Werkzeugen zum Schaltungsentwurf (EDA - Electronic Design Automation) gewährleistet werden kann. Hieran arbeitet ein Forschungsverbund in dem Projekt „Härtung der Wertschöpfungskette durch quelloffene, vertrauenswürdige EDA-Tools und Prozessoren (HEP)“, das vom Bundesministerium für Bildung und Forschung (BMBF) im Rahmen der Initiative „Vertrauenswürdige Elektronik“ gefördert wird.

Frankfurt (Oder). Vertrauenswürdigkeit und Sicherheit spielen in der Elektronik eine wichtige Rolle und werden umso bedeutender, je mehr Bereiche des Alltags von der Digitalisierung und Automatisierung beeinflusst werden – sei es die Fahrt im Auto oder die Arbeit im smarten Home Office. Doch wie können diese Aspekte in den Fokus gerückt werden, wenn die einzelnen Bauteile von verschiedensten Herstellern entlang einer globalen Wertschöpfungskette stammen?

Um hierauf Antworten zu finden, hat das Bundesministerium für Bildung und Forschung (BMBF) die Förderinitiative „Vertrauenswürdige Elektronik (ZEUS)“ ins Leben gerufen. Durch die Erforschung, Entwicklung und Anwendung von vertrauenswürdiger Elektronik soll ein Beitrag zur technischen Souveränität in Deutschland und Europa geleistet werden. Um dieses Vorhaben zu unterstützen, beschäftigt sich ein Projektkonsortium um das Leibniz-Institut für innovative Mikroelektronik (IHP) mit Open-Source-Ansätzen für den Entwurf von Computerchips: Das am 1. März 2021 offiziell gestartete Projekt HEP hat zum Ziel, wesentliche Teile der Wertschöpfungskette von sicherheitsrelevanten Chips durch quelloffene Technologien zu realisieren.

Die nächste Hardware-Generation

Im Zentrum des Projekts HEP stehen RISC-V-Prozessoren. RISC-V ist eine neue, offene und freie Befehlssatzarchitektur, die beschreibt, wie der Prozessor genutzt werden kann. RISC-V gilt als vielversprechender quelloffener Standard für viele Einsatzbereiche. Ziel des



Leibniz Institute
for high
performance
microelectronics

GEFÖRDERT VOM



Bundesministerium
für Bildung
und Forschung



Pressemitteilung



Leibniz Institute
for high
performance
microelectronics

GEFÖRDERT VOM



Bundesministerium
für Bildung
und Forschung

Projekts ist die Entwicklung eines gehärteten, formal verifizierten RISC-V Prozessors, der kryptographische Operationen mit speziellen Hardwarestrukturen beschleunigen kann. Die Härtung des Chips zielt darauf ab, möglichst wenige Schwachstellen für physikalische Angriffe auf das System zu bieten. Die Modifizierbarkeit eines verifizierten RISC-V-Prozessors bietet das Potential, sichere Anwendungen für das Internet der Dinge zu ermöglichen und z.B. in der Automobilbranche einen neuen Standard zu etablieren. Deshalb sollen im Projekt auch Erweiterungen für quelloffene Werkzeuge zum Schaltungsentwurf – sogenannte EDA Tools – entwickelt und implementiert werden, die Härtungsmaßnahmen automatisiert in die Schaltungen integrieren. Außerdem soll untersucht werden, wie sich Hardware-Trojaner vom Design bis hin zur Fertigung einfügen lassen und welche Schutzmaßnahmen gegen solche Angriffe möglich sind.

Das Leibniz-Institut für innovative Mikroelektronik (IHP) fokussiert sich in dem Projekt auf das physikalische Design von RISC-V Prozessoren. Ziel der abteilungsübergreifenden Forschungsaktivitäten ist dabei die zweckmäßige Verbindung von Entwurfs-Verifikation und selektiver Härtung des Systems, um so „einen großen Schritt in Richtung Designautomation hochkritischer Systeme im industriellen Umfeld“ zu gehen, wie Dr.-Ing. Markus Ulbricht, Leiter der Fault Tolerant Computing Gruppe des IHP, erläutert.

Industrial Liaison Group verfolgt Weiterentwicklung – auch in kleinen und mittleren Unternehmen

Der Demonstrator, an dem das Projektkonsortium arbeitet, soll im Anschluss in der industriellen Praxis eingesetzt werden. Hierzu wird eine Industrial Liaison Group gegründet, in der die Projektpartner die industrienaher Weiterentwicklung der Ergebnisse verfolgen. Neben dem Ausbau der Kompetenzen für IT-Hardware in der Automobilindustrie und im Internet der Dinge hat das Projekt HEP ebenso zum Ziel, kleine und mittlere Unternehmen zu unterstützen: Quelloffene Prozessoren gestalten nicht nur den Markteinstieg einfacher, sondern sorgen zudem für diversifizierte Wertschöpfungs- und Lieferketten, wodurch Abhängigkeiten reduziert und die Wettbewerbsfähigkeit gestärkt werden.

Das Projekt HEP wird vom Leibniz-Institut für innovative Mikroelektronik (IHP) geleitet. Zu den Partnern gehören zudem:

- IAV GmbH Ingenieurgesellschaft Auto und Verkehr
- Elektrobit Automotive GmbH
- Deutsches Forschungszentrum für Künstliche Intelligenz GmbH (DFKI)
- Fraunhofer-Institut für Sichere Informationstechnologie (SIT)
- Hochschule RheinMain, Forschungsschwerpunkt „Smarte Systeme für Mensch und Technik“ (SSMT)
- Ruhr-Universität Bochum, Lehrstuhl für Security Engineering
- Technische Universität Berlin, Department Security in Telecommunications

Als assoziierte Partner sind die CARIAD SE (A Volkswagen Group Company), die HENSOLDT Cyber GmbH, die Hyperstone GmbH, die Robert Bosch GmbH und die Swissbit Germany



Pressemitteilung



Leibniz Institute
for high
performance
microelectronics

AG dabei. Das Bundesministerium für Bildung und Forschung (BMBF) finanziert das Projekt HEP mit rund 3,64 Millionen Euro über einen Zeitraum von drei Jahren.

Förderkennzeichen: ME1ZEUS012



© metamorworks/ISTock

GEFÖRDERT VOM



Bundesministerium
für Bildung
und Forschung

Ansprechpartner

Katja Werner

Public Relations

IHP GmbH - Innovations for High Performance Microelectronics/
Leibniz-Institut für innovative Mikroelektronik

Im Technologiepark 25

15236 Frankfurt (Oder)

Fon: +49 (335) 5625 206

E-Mail: werner@ihp-microelectronics.com

Website IHP: www.ihp-microelectronics.com

Website Projekt: <http://hep-alliance.org/>

Über das IHP:

Das IHP ist ein Institut der Leibniz-Gemeinschaft und betreibt Forschung und Entwicklung zu siliziumbasierten Systemen, Höchstfrequenz-Schaltungen und -Technologien einschließlich neuer Materialien. Es erarbeitet innovative Lösungen für Anwendungsbereiche wie die drahtlose und Breitbandkommunikation, Sicherheit, Medizintechnik, Industrie 4.0, Mobilität und Raumfahrt. Das IHP beschäftigt ca. 350 Mitarbeiterinnen und Mitarbeiter. Es verfügt über eine Pilotlinie für technologische Entwicklungen und die Präparation von Hochgeschwindigkeits-Schaltkreisen mit 0,13/0,25 μm -SiGe-BiCMOS-Technologien, die sich in einem 1500 m² großen Reinraum DIN EN ISO 14644-1 3 befindet.

www.ihp-microelectronics.com

