Die Forschungsgruppe Dependable Computing entwickelt robuste, sichere und fehlertolerante Hardwaresysteme für anspruchsvolle Edge- und Infrastrukturanwendungen wie Satelliten- und Weltraumkommunikation, 6G-Netze, autonome Systeme, Industrierobotik und Medizintechnik.
In diesen Anwendungsbereichen müssen Systeme eine hohe Leistungsfähigkeit bieten und zugleich unter Strahlungseinwirkung, Alterung, Umweltbelastungen und potenziellen physischen Angriffen zuverlässig und sicher arbeiten. Daher verstehen wir Dependability als inhärente Systemeigenschaft – von der Schaltungsebene bis hin zu vollständigen Systems-on-Chip (SoCs) mit spezialisierten Beschleunigern und Communication-Offload-Engines.
Die Forschungsgruppe Dependable Computing vereint Expertise in Hardwarezuverlässigkeit und physischer Sicherheit über alle Abstraktionsebenen hinweg – von Bauelementphysik und Schaltungsentwurf bis zur RTL-Implementierung und Systemarchitektur. Dadurch können nicht böswillig verursachte Hardwarefehler und gezielte Angriffsmechanismen in einem einheitlichen Ansatz betrachtet werden.
Relevanz der Forschung und Anwendungsbereiche
Dependable Computing gewinnt zunehmend an Bedeutung, da Computersysteme verstärkt in sicherheitskritischen, autonomen und hochgradig verteilten Umgebungen eingesetzt werden. In Anwendungen wie Satelliten- und Weltraumkommunikation, 6G-Netzen, autonomen Systemen, Industrierobotik und Medizintechnik muss Hardware auch unter Strahlungseinwirkung, Komponentenalterung, Umweltbelastungen, Hardwarefehlern und gezielten physischen Angriffen zuverlässig und sicher weiterarbeiten.
Unsere Forschung adressiert diese Herausforderungen, indem Zuverlässigkeit, Sicherheit und Leistungsfähigkeit als miteinander verknüpfte Systemeigenschaften betrachtet werden. Durch die durchgängige Integration von Härtungs-, Fehlertoleranz- und Sicherheitsmechanismen – von der Technologie- und Schaltungsebene bis zur Systemarchitektur – ermöglichen wir resiliente und vertrauenswürdige Hardwareplattformen für zukünftige Anwendungen in Kommunikation, Sensorik, AI und Edge Computing.
Zentrale Forschungsziele
Wir entwickeln resiliente Multi-Core- und heterogene SoC-Plattformen, bei denen Härtungsstrategien, Fehlertoleranzmechanismen und Sicherheitsmaßnahmen von der Technologie bis zur Architektur konsistent integriert werden.
Durch die Abstimmung von Effekten auf Schaltungsebene, Implementierungstechniken und Architekturentwurf schafft die Gruppe einen kohärenten Engineering-Ansatz für dependable Hardwareplattformen in fortschrittlichen Kommunikations-, Sensorik- und Edge-Computing-Systemen.
Zu unseren zentralen Zielen gehören:
- zuverlässige und sichere prozessorbasierte SoC-Plattformen
- Co-Design von Fehlertoleranz, Sicherheit und Leistungsfähigkeit
- automatisierte Systemgenerierung nach dem „Dependability-by-Design“-Prinzip
- zuverlässige Beschleuniger für Kommunikation, Sensorik und AI
- offene und wiederverwendbare Hardware-Ökosysteme
Forschungsbereiche
Architekturen und Automatisierung
Die Gruppe untersucht adaptive Multi-Core- und heterogene SoC-Architekturen mit Schwerpunkt auf Open-Source-Plattformen, resilienten Interconnects und DPU-ähnlichen Offload-Subsystemen sowie generatorbasierten Flows mit integrierter Härtung. Sie entwickelt resiliente Multi-Core- und heterogene SoC-Plattformen, bei denen Härtungsstrategien, Fehlertoleranzmechanismen und Sicherheitsmaßnahmen von der Technologie bis zur Architektur konsistent integriert werden.
Fehlertoleranz
Die Forschung zur Fehlertoleranz konzentriert sich auf Redundanz und selektive Härtung, die Minderung und Überwachung von Strahlungs- und Alterungseffekten sowie Fehlerinjektion und adaptive Rekonfiguration. Diese Ansätze unterstützen die Entwicklung von Hardwaresystemen, die auch bei physischer Degradation, Umweltbelastungen und Hardwarefehlern einen zuverlässigen Betrieb aufrechterhalten können.
Hardwaresicherheit
Die Forschung zur Hardwaresicherheit umfasst gegen Seitenkanal- und Fehlerinjektionsangriffe resistente Kryptohardware, sichere Roots of Trust und geschützte Datenpfade sowie sicherheitsorientierte RTL- und Bibliotheksmethoden. Ziel ist es, Hardwareplattformen vor physischen Angriffen zu schützen und dabei Sicherheitsmechanismen konsistent mit den Anforderungen an Zuverlässigkeit und Leistungsfähigkeit zu integrieren.
Ebenenübergreifende Dependability
Durch die Abstimmung von Effekten auf Schaltungsebene, Implementierungstechniken und Architekturentwurf schafft die Gruppe einen kohärenten Engineering-Ansatz für dependable Hardwareplattformen in fortschrittlichen Kommunikations-, Sensorik- und Edge-Computing-Systemen. Dieser ebenenübergreifende Ansatz verbindet die Arbeiten der Gruppe zu Architekturen, Fehlertoleranz und Hardwaresicherheit über den gesamten Hardware-Design-Stack hinweg.
Projekte
-
COREnext >> hier klicken <<
COREnext entwickelt eine Computing-Plattform für 6G-Anwendungsfälle, um die digitale Souveränität Europas und die wirtschaftliche Perspektive in diesem gesellschaftlich kritischen Bereich zu sichern. Um konkurrierende außereuropäische Angebote zu übertreffen, antizipiert COREnext zukünftige Anforderungen und konzentriert sich auf zwei zentrale Lücken, die von diesen Anbietern bislang nicht adressiert werden: Energieeffizienz durch den Einsatz anwendungsspezifischer disaggregierter Beschleuniger sowie durchgängige Vertrauenswürdigkeit von der analogen Schnittstelle bis zur digitalen Verarbeitung durch die Integration von Hardware-Vertrauensankern zur Durchsetzung von Isolation.
-
Scale4Edge >> hier klicken <<
Scale4Edge wird ein Ökosystem für eine skalierbare und erweiterbare Edge-Computing-Plattform auf Basis des RISC-V-Befehlssatzes schaffen. Das Ökosystem wird alle relevanten Aspekte abdecken, darunter Low Power, Safety, Security, Zuverlässigkeit, Verifikation, Test, Compiler, Softwarebibliotheken und Debugging, ergänzt durch Spezifikationen, Verifikationspläne und Dokumentation. Damit wird es eine vollständig skalierbare und anpassbare Lösung einschließlich Support bereitstellen. Dies umfasst außerdem standardkonforme Design Flows, teilweise Open-Source-Software sowie Safety und Security der Plattform und eine umfassende Evaluierung und Analyse ihrer Entwicklung. Die RISC-V-Plattform des Ökosystems bietet den Nutzern drei Implementierungsebenen: (1) die durch den RISC-V-ISA-Standard definierte CPU-Befehlsebene, (2) die durch den C-Standard und Erweiterungen wie MISRA-C definierte Softwareebene und (3) die Betriebssystemebene mit Systemdiensten, Ressourcenzuweisung und Konfigurationsschnittstellen.
-
Exportfreie strahlungsfeste Mikrocontroller für Weltraumanwendungen ‒ MORAL >> hier klicken <<
Das Projekt MORAL verfolgt zwei Hauptziele. Das erste Ziel besteht darin, einen vollständig europäischen und von den International Traffic in Arms Regulations (ITAR) unabhängigen Mikrocontroller für Weltraumanwendungen zu entwickeln. Der Schwerpunkt liegt auf Kleinsatelliten sowie Flugsteuerungs- und Nutzlastcomputern für Missionssteuerung, Erdbeobachtung, Navigation und zahlreiche weitere Anwendungen. Der Prozessorkern des Mikrocontrollers basiert auf einer neuartigen IHP-peaktop-Architektur einschließlich eines neuartigen europäischen Befehlssatzes. Der Mikrocontroller wird Mechanismen für eine erhöhte Zuverlässigkeit und Anpassungsfähigkeit entsprechend den Anforderungen von Weltraumanwendungen bereitstellen. Neben dem Mikrocontroller werden auch die erforderliche ITAR-freie Middleware, ein RTOS (Real-Time Operating System) und eine Toolchain verfügbar sein. Das Erreichen von TRL 7 ist vorgesehen.
Das zweite Ziel ist die Gründung eines neuen europäischen Unternehmens im Besitz der am Projekt beteiligten Kernkonsortialpartner, das auf einen transkontinentalen Markt ausgerichtet sein wird. Als letzte Entwicklungsstufe des Projekts wird dieses neue Unternehmen den Mikrocontroller und die zugehörigen Dienstleistungen auf den Markt bringen. Das Unternehmen wird den Mikrocontroller produzieren und gezielt den schnell wachsenden Markt für Kleinsatelliten adressieren. Damit soll es zugleich den europäischen Markt für Weltraumanwendungen anstoßen.
