Der Research & Prototyping Service (RPS) koordiniert service- und industrienahe Aktivitäten im Bereich Design Enablement und Prototyping innerhalb der Technologieabteilung des IHP. Er bildet die operative Schnittstelle zwischen dem Halbleitertechnologie-Portfolio des IHP und dessen internen und externen Nutzern und bündelt Process Design Kits (PDKs), technischen Kundensupport, Assembly Design Kits (ADKs), Modellierung, Maskendatenaufbereitung, Backend-Koordination sowie die für diese Aktivitäten erforderliche Software.
In enger Zusammenarbeit mit den Reinraum-, Technologie-, Schaltungsdesign- und Systemdesign-Gruppen des IHP unterstützt RPS die Nutzer vom ersten Technologiezugang und der Einrichtung des Design Flows bis hin zu fertigungsgerechten Layouts und funktionsfähigen Prototypen.
RPS umfasst drei eng zusammenarbeitende Teams: Design Kit & Customer Support, ADK & Modelling sowie Mask Preparation, Backend & Software. Sie unterstützen kommerzielle, forschungsorientierte und Open-Source-Designumgebungen sowie Multi-Project-Wafer (MPW)-Runs einschließlich Tape-out-Support und Maskenvorbereitung, Backend-Aktivitäten bis hin zur Auslieferung von Chips oder Packages.
RPS ist in erster Linie eine Servicegruppe; ergänzende nationale und europäische Projekte werden genutzt, um ihre Fähigkeiten auszubauen und Projektergebnisse in wiederverwendbare Werkzeuge, Designinfrastrukturen, Schulungsmaterialien und nachhaltige Services für das Halbleiterökosystem zu überführen.
Services und Anwendungsbereiche
RPS ermöglicht internen Forschungsgruppen, Universitäten, Forschungseinrichtungen und industriellen Nutzern den Zugang zu IHP-Technologien sowie deren Anwendung und Überführung in Designs, die simuliert, verifiziert, gefertigt, assembliert und evaluiert werden können. Das Serviceportfolio umfasst PDKs und deren technische Dokumentation, Bauelement- und Interconnect-Modelle, PCells, Standardzellen- und I/O-Zellenbibliotheken, Memory-Generatoren, DRC-, LVS- und Parasitic-Extraction-Decks sowie die Integration kommerzieller und Open-Source-EDA-Werkzeuge. Ergänzt werden diese Ressourcen durch strukturierten technischen Support, Tutorials und Onboarding-Materialien.
Der standardmäßige Kundensupport umfasst die korrekte Nutzung des PDK und des zugehörigen Design Flows – einschließlich Simulation, physikalischer Verifikation und Extraktion –, während die Beratung zum Schaltungsdesign nicht Bestandteil des Standardservices ist. Für heterogene Systeme entwickelt RPS ADKs, Komponenten- und Interconnect-Modelle sowie Design- und Verifikationsmethoden auf Assembly-Ebene für Chiplets, Interposer und deren Verbindungen. An der Schnittstelle zur Fertigung unterstützt die Gruppe die Layoutregistrierung, DRC beim Upload, die Platzierung von Testfeldern, die Vorbereitung von Frames und Maskendaten, die Reinraumdokumentation, das Dicing sowie die Rückverfolgbarkeit von Wafern und Chips. Diese durchgängige Servicekette schafft klar definierte Übergaben zwischen Design, Fertigung und Backend-Prozessierung, hilft dabei, vermeidbare Fehler vor dem Tape-out zu erkennen, und ermöglicht es Kunden, die Prototypenentwicklung realistisch anhand von Fertigungsplänen und Tape-out-Randbedingungen zu planen.
Regelmäßige Multi-Project-Wafer-Runs ermöglichen den Zugang zu den 0,13-μm- und 0,25-μm-SiGe-BiCMOS-Technologien des IHP, zu Siliziumphotonik-Technologien sowie zu einer Silizium-Interposer-Technologie für die heterogene Integration. Neue oder angepasste Technologien können für Forschung und Benchmarking eingesetzt werden, während stabile Technologien die Entwicklung funktionsfähiger Prototypen unterstützen. Stabile und qualifizierte Technologien stehen über IHP Solutions außerdem für die Kleinserienfertigung zur Verfügung.
Die RPS-Servicekette umfasst Design Enablement, Unterstützung für Design Flows, Design Enablement für heterogene Integration, Tape-out-Vorbereitung, Maskendatengenerierung, Backend-Prozessierung und Rückverfolgbarkeit. Wenn standardmäßige Technologieangebote nicht ausreichen, koordiniert RPS den Zugang zu dedizierten Prozessschritten, Prozessmodulen, Waferpräparationen und Short-Flow-Entwicklungen sowie zu Wafer-Level-Messungen und analytischer Diagnostik. Technologietransfer-Aktivitäten unterstützen die anschließende Implementierung geeigneter IHP-Technologien und -Entwicklungen bei kommerziellen Foundries. Zusammen schaffen diese Services klar definierte Übergaben zwischen Design, Fertigung, Charakterisierung und Backend-Prozessierung und helfen den Nutzern, die Prototypenentwicklung realistisch anhand technischer und fertigungsspezifischer Randbedingungen zu planen.
Zentrale Serviceziele
- Zuverlässiges Design Enablement für kommerzielle, forschungsorientierte und Open-Source-Plattformen bereitstellen.
- PDK-Inhalte und Multi-Tool-Design-Flows für das Technologieportfolio des IHP entwickeln, pflegen und dokumentieren.
- Nutzer durch strukturierten technischen Support, anwendungsorientierte Dokumentation, Tutorials und Onboarding unterstützen.
- Zugang zu MPW-Runs und dedizierten Prototyping-Services für Forschung, Benchmarking und die Entwicklung funktionsfähiger Prototypen bereitstellen.
- Design Enablement durch ADKs, Modellierung und Verifikation auf Assembly-Ebene von einzelnen Dies auf Chiplet- und Interposer-basierte Baugruppen erweitern.
- Akzeptierte Layouts in fertigungsgerechte Testfelder und Maskendaten überführen und die anschließende Backend-Prozessierung und Rückverfolgbarkeit unterstützen.
- Den Zugang zu Prozess- und Modulservices, Wafer-Short-Flow-Entwicklungen, Wafer-Level-Messungen, analytischer Diagnostik und Technologietransfer koordinieren.
- Ergebnisse nationaler und europäischer Projekte in wiederverwendbare, wartbare und skalierbare Servicekapazitäten überführen.
Servicebereiche und Teams
Design Kit & Customer Support
Teamleitung: F. Vater
Das Team entwickelt, pflegt und unterstützt Process Design Kits für IHP-Technologien in kommerziellen und Open-Source-EDA-Umgebungen. Zum Aufgabenbereich gehören Prozessspezifikationen und Layoutregeln, Bauelement- und Interconnect-Modelle, PCells, Standardzellen- und I/O-Zellenbibliotheken, Memory-Generatoren, DRC-, LVS- und Parasitic-Extraction-Decks für die physikalische Verifikation, technische Dokumentation sowie Release-Management. Als Schnittstelle zwischen Technologieentwicklung, Reinraum und PDK-Nutzern bietet das Team First-Level- und Experten-Support bei Fragen zu Design Kits und Design Flows. Darüber hinaus entwickelt und vermittelt es Tutorials und Onboarding-Materialien für kommerzielle, akademische, interne und Open-Source-Nutzer.
ADK & Modelling
Teamleitung: F. I. Jamal
Das Team entwickelt Assembly Design Kits und Modellierungsmethoden für die heterogene Integration und ermöglicht damit die Kombination von Dies und Chiplets aus unterschiedlichen Halbleitertechnologien in einer konsistenten Designumgebung auf Assembly-Ebene. Zu den Aktivitäten gehören Design Enablement für Silizium- und Glas-Interposer, Assembly-Interconnects wie Kupfer-Pillars, Bumps, Wire Bonding, Al–Al-Bonding und Through-Silicon Vias (TSVs), dedizierte Teststrukturen, die Modellierung elektrischer Interconnects und elektromagnetische Modellierung, DRC auf Assembly-Ebene sowie KiCad-/KLayout-basierte Design-Workflows. Ein zentrales Ziel besteht darin, konsistente Schnittstellen zwischen PDKs auf Die-Ebene, Interposer-Technologien, Komponenten- und Interconnect-Modellen sowie Designregeln auf Assembly-Ebene zu schaffen. Dadurch können Baugruppen mit mehreren Technologien vor der Fertigung und physischen Assemblierung systematisch entworfen, verifiziert und dokumentiert werden.
Mask Preparation, Backend & Software
Teamleitung: Simone Jätzlau
Das Team überführt Kunden- und Projektlayouts in fertigungsgerechte Testfelder und Maskendaten. Zu seinen Aufgaben gehören die Registrierung von Testfeldern, automatisierte DRC-Prüfungen beim Upload, die Platzierung von Layouts für MPW- und Engineering-Runs, die Vorbereitung von Frames und Process-Control-Monitor-(PCM)-Strukturen, CD- und Overlay-Marken, Density Filler, Optical Proximity Correction (OPC), Maskentabellen, Retikeldaten und Reinraumdokumentation. Zu den Backend-Aktivitäten gehören die Koordination von Blade- und Laser-Dicing, Die-Pick-up, die Rückverfolgbarkeit von Wafern und Chips, Archivverwaltung sowie die Bearbeitung von Mask-Fixes. Das Team entwickelt und betreibt außerdem die Software für Layoutregistrierung, Datenaufbereitung, Produktionsübergaben und Rückverfolgbarkeit entlang des gesamten Prototyping-Flows.
