Reinraum

F & E-Pilotlinie 24h/7 Tage

Das Herzstück des IHP ist die hochmoderne Pilotlinie in einem 1.500 m2 großen Reinraum, der 24 Stunden/7 Tage pro Woche betrieben wird. Zusätzlich stehen weitere 300 m² Reinraumfläche zur Verfügung, um Waferverbindungen und die Heterointegration von Chiplets zu ermöglichen.

Das Toolset ermöglicht eine 0,13-​µm-Technologie auf 200-​mm-Wafern. Die Zykluszeiten betragen normalerweise zwei Tage pro Lithographiemaske. Die Bearbeitungszeiten vom Tape-​In bis zum Versand der vereinzelten Chips betragen ca. 12 Wochen, abhängig von der verwendeten Technologie.

Zu den wichtigsten Geräten für die Waferfertigung innerhalb der Pilotlinie gehören:

  • I-Linien- und DUV-Fotolithografie (248 nm Laserbelichtung)
  • CMP im FEOL (Oxid, Poly Si) und im BEOL (Oxid, Wolfram)
  • Trockenätzprozesse für Standard-CMOS- und BiCMOS-Prozessmodule
  • PVD (Co, Al, Ti, TiN, Ni) und CVD (W, TiN) für das Al-Metallisierungssystem
  • Atomschichtabscheidung ALD für HfO2, Al2O, SiO2 und SiN
  • PECVD (einschließlich HDP) und SACVD zur Abscheidung von Dielektrika im FEOL und BEOL
  • Nassätz- und Nassreinigungsprozesse für ein technologisches Niveau von 0,13 µm erforderlich
  • Niedertemperatur-Si, SiGe, SiGe: C-Epitaxie (differentielle und selektive Epitaxie)
  • Ionenimplantation mit niedriger bis mittlerer Energie und niedriger bis hoher Dosis (As, B, P, In, Sb, Si, Ge, F, Ar)
  • Oxidation, LPCVD (einschließlich Niedertemperaturoxid und -nitrid) und Tempern in Standard-Chargensystemen
  • RTP zum Tempern, Oxidieren und Silizieren
  • 8-​Zoll-Hochvakuum-Wafer-Verbindungssystem
  • 8-Zoll-Transferdruck-Toolset
  • Inline-Messungen für CD, Overlay, Schichtdicke, Widerstand, Defektivität, Topologie (SEM, AFM) und XRD
  • Parametrischer Test mit zwei vollautomatischen Testsystemen
Zusätzlich nutzbare Reinraumfläche 500 m²
BGF (Brutto-Grundfläche) 3.800 m²
BRI (Brutto-Rauminhalt) 18.200 m³
Länge x Breite 27 m x 35 m

Die Website ist für moderne Browser konzipiert. Bitte verwenden Sie einen aktuellen Browser.