Hybride Integrationsplattform für zuverlässige Hochfrequenzschaltungen
Das Projekt HyTeck zielt auf die Entwicklung einer Fan-out-Wafer-Level-Packaging (FOWLP)-Plattform für die hybride Integration von SiGe-BiCMOS und GaN. Das Potential dieser FOWLP-Technologie wird im Hinblick auf hohe Komplexität, hohe Powerdichte und die Kombination verschiedener Technologien evaluiert. Es wird eine Co-Design-Umgebung entwickelt, um ein effizientes Chip-Package-Co-Design zu gewährleisten, was eine Schlüsselanforderung für zukünftige Hochleistungs-MM-Wellen-Packages ist.
IHP's Beitrag
Das IHP ist verantwortlich für das EM- und thermische Design der FOWLP-Technologie, das die gewünschten Materialien, den RDL-Schichtstapel und die Designregeln ermöglicht. Darüber hinaus entwickelt das IHP einen Design-Flow und eine Umgebung, die ein hocheffizientes SiGe-BiCMOS-FOWLP-Packaging-Design ermöglicht.
Förderung
Dieses Projekt wird vom BMBF unter dem Förderkennzeichen 16ES0713 gefördert.
Projektpartner
- Rohde & Schwarz
- Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration (IZM)
- Fraunhofer-Institut für Angewandte Festkörperphysik IAF
- AMIC Angewandte Micro-Messtechnik GmbH
- Unity Semiconductor GmbH
