Efficient FPGA Programming with HLS

Dieser Kurs befasst sich mit Methoden und Prozessen der High-Level-Synthese (HLS) für den Entwurf effizienter digitaler Schaltungen, wobei der Schwerpunkt auf der Hardware/Software-Beschleunigung für datenintensive Anwendungen liegt. Da digitale Schaltungen immer größer und komplexer werden, hat sich das traditionelle handcodierte RTL-Design zu einem erheblichen Engpass entwickelt, der die Entwicklungszyklen verlangsamt. Gleichzeitig erfordern moderne KI-, ML- und DSP-Algorithmen eine hohe parallele Rechenleistung bei geringem Stromverbrauch, was die Entwickler vor die Herausforderung stellt, Hardwarelösungen mit optimierten Energie-, Leistungs- und Flächenmetriken (PPA) in noch nie dagewesener Geschwindigkeit zu entwickeln. Die Entwicklung kundenspezifischer Hardware-Beschleuniger für jeden Algorithmus unter Verwendung herkömmlicher RTL ist nicht mehr praktikabel, da sie die heutigen Anforderungen an Energieeffizienz und Produktivität nur schwer erfüllen kann.

HLS begegnet diesen Herausforderungen, indem es den Designprozess auf eine höhere Abstraktionsebene verlagert. So können Designer komplexe Algorithmen schnell in energieeffiziente Hardware-Implementierungen umwandeln und sich leicht an sich ändernde Anforderungen anpassen. Mit HLS verwenden Designer Hochsprachen wie C/C++, um die Funktionalität zu definieren, während HLS-Tools die RTL-Generierung übernehmen, was die Produktivität, die Design-Exploration und die Wiederverwendbarkeit steigert.

In diesem Kurs lernen die Teilnehmer, digitale Systeme mit Hilfe von C/C++-basierter HLS-Programmierung zu implementieren und zu optimieren. Sie entwickeln ein solides Verständnis des gesamten HLS-Entwurfsablaufs und seiner Vorteile und Grenzen im Vergleich zum traditionellen RTL-Design. Die Teilnehmer werden auch praktische Erfahrungen mit kommerziellen HLS-Tools sammeln und ihre Fähigkeiten auf praktische Anwendungsfälle anwenden.

Anmeldeschluss ist Freitag, der 30. Mai 2025.

• Einführung in HLS: Motivationen, Herausforderungen und Möglichkeiten
• Hardware-Plattformen für Adaptive Computing
• HLS-Flow und Tools
• Optimierungsmethoden und ihre Implementierung in modernen HLS-Frameworks: Schnittstellensynthese, makro- und mikro-architektonische Optimierungen
• Programmiertechniken für effizientes HLS
• Praktische Fallstudien (AI/ML/DSP) mit der AMD Vitis Plattform: Optimierung und Leistungsbeurteilung

Mindestkenntnisse in den folgenden Bereichen sind hilfreich, um dem Kurs folgen zu können: 

• Computerarchitektur
• Grundkenntnisse des digitalen Designs
• C/C++ Programmierung
• Grundkenntnisse von VHDL/Verilog HDL