Wire­less and Em­bed­ded Sys­tem De­sign

The re­search focus of the Joint Lab is the de­vel­op­ment of:  

• mid­dle­ware plat­forms, cyber phys­i­cal sys­tems, power ef­fi­cient ar­chi­tec­tures and re­li­able com­mu­ni­ca­tion tech­niques for wire­less com­mu­ni­ca­tion sys­tems and sen­sor net­works with ap­pli­ca­tion in the areas of as­sisted liv­ing, in­dus­try 4.0, au­to­mo­tive, avionic, telem­at­ics and telemed­i­cine ap­pli­ca­tions
• dis­trib­uted and clus­tered sys­tems for var­i­ous lev­els of de­pend­abil­ity and se­cu­rity
• de­sign and test tech­niques for high-​performance, de­pend­able, se­cure, and fault-​tolerant em­bed­ded systems-​on-chip (SoC)
• low-​power und low-​noise SoC de­sign method­olo­gies for in­no­v­a­tive cir­cuit de­sign like GALS, asyn­chro­nous and dif­fer­en­tial logic de­sign

The com­pe­tences of the IHP and the In­sti­tute of Com­puter Sci­ence at Uni­ver­sity of Pots­dam are com­bined in the Joint Lab in four im­por­tant re­search fields:

• wire­less sys­tems and sen­sor net­works 
• par­al­lel sys­tems and em­bed­ded SoC de­sign 
• ap­pli­ca­tions for the In­ter­net of Things and Ser­vices Mul­ti­me­dia
• re­li­a­bil­ity, safety, com­pli­ance

ENROL (DFG)

Patents

1. M. Krstic, G. Schoof, V. Petro­vic, S. Wei­dling, E. So­gomonyan, M. Gössel, Schal­tungsanord­nung mit De­tek­tion oder Be­hand­lung von tran­sien­ten Fehlern in einem kom­bi­na­torischen Schal­tung­steil, Deutsche Paten­tan­mel­dung 102013225039.B4, Mai 2016.
2. M. Au­gustin, M. Gössel, R. Krae­mer, Elek­tro­n­is­che Schal­tungsanord­nung zum Ve­r­ar­beiten von binären Eingabe­w­erten (Fehler­tol­er­ante Schal­tungsar­chitek­tur mit re­duziertem Flächenaufwand), DE-​Patentanmeldung am 29.01.2010, AZ: DE 10 2010 006 383.5.

Jour­nal pa­pers

1. F. Kuentzer, M. Krstic, Soft Error De­tec­tion and Cor­rec­tion Ar­chi­tec­ture for Asyn­chro­nous Bun­dled Data De­signs,  IEEE Trans­ac­tions on Cir­cuits and Sys­tems I: Reg­u­lar Pa­pers, Dig­i­tal Ob­ject Iden­ti­fier: 10.1109/TCSI.2020.299891,early ac­cess.
2. M. Dug, St. Wei­dling, E. So­gomonyan, D. Jokic, M. Krstic, Full Error De­tec­tion and Cor­rec­tion Method Ap­plied on Pipelined Struc­ture Using Two Ap­proaches, Jour­nal of Cir­cuits, Sys­tems, and Com­put­ers (JCSC), 2020
3. F.A. Kuentzer, L. Ju­racy, M. Mor­eira, A. Amory, Test­ing the Blade Re­silient Asyn­chro­nous Tem­plate,Ana­log In­te­grated Cir­cuits and Sig­nal Pro­cess­ing (2020)
4. F. Mühlbauer, L. Schröder, M. Schölzel, Han­dling of Tran­sient and Per­ma­nent Faults in Dy­nam­i­cally Sched­uled Super-​Scalar Proces­sors, Mi­cro­elec­tron­ics Re­li­a­bil­ity 80, 176 (2018)
5. M. Krstic, S. Wei­dling, V. Petro­vic, E. So­gomonyan, En­hanced Ar­chi­tec­tures for Soft Error De­tec­tion and Cor­rec­tion in Com­bi­na­tional and Se­quen­tial Cir­cuits, Mi­cro­elec­tron­ics Re­li­a­bil­ity, Vol­ume 56, Jan­uar 2016, Seiten 212–220, DOI: doi:10.1016/j.mi­crorel.2015.10.022.

Con­fer­ence pa­pers

1. F. Kuentzer, M. Her­rera, O. Schrape, P. Beerel, M. Krstic, Ra­di­a­tion Hard­ened Click Con­trollers for Soft Error Re­silient Asyn­chro­nous Ar­chi­tec­tures, 26th IEEE In­ter­na­tional Sym­po­sium on Asyn­chro­nous Cir­cuits and Sys­tems (ASYNC) 2020
2. F.A. Kuentzer, L.R. Ju­racy, M.T. Mor­eira, A.M. Amory, Test Ori­ented De­sign and Lay­out Gen­er­a­tion of an Asyn­chro­nous Con­troller for the Blade Tem­plate, Proc. 26^th IEEE In­ter­na­tional Sym­po­sium on Asyn­chro­nous Cir­cuits and Sys­tems (ASYNC 2020), 86 (2020)
3. F. Kuentzer, M. Krstic, Soft error de­tec­tion and cor­rec­tion ar­chi­tec­ture for asyn­chro­nous bun­dled data de­signs, 25th IEEE In­ter­na­tional Sym­po­sium on Asyn­chro­nous Cir­cuits and Sys­tems (ASYNC) 2019, Fresh Ideas Work­shop
4. F.A. Kuentzer, L.R. Ju­racy, M.T. Mor­eira, A.M. Amory, Delay Lines Test Method for the Blade Tem­plate, Proc. 25^th IEEE In­ter­na­tional Sym­po­sium on Asyn­chro­nous Cir­cuits and Sys­tems (ASYNC 2019), (2019)
5. L. Schröder, F. Mühlbauer, M. Schölzel Kom­bi­na­tion von on-​line und off-​line Fehler­be­hand­lung in dy­namisch ge­planten Prozes­soren, Proc. 30. GI/GMM/ITG-​Workshop Test­meth­o­den und Zuverlässigkeit von Schal­tun­gen und Sys­te­men (TuZ 2018), 36 (2018)
6. F. Mühlbauer, L. Schröder, M. Schölzel, A Fault Tol­er­ant Dy­nam­i­cally Sched­uled Proces­sor with Par­tial Per­ma­nent Fault Han­dling, Proc. 19th IEEE Latin-​American Test Sym­po­sium (LATS 2018), (2018)
7. F. Meinel, N. Kluge, R. Wol­lowski, Im­prov­ing Tran­sis­tor Siz­ing for Asyn­chro­nous Cir­cuits, Proc. 24^th IEEE In­ter­na­tional Sym­po­sium on Asyn­chro­nous Cir­cuits and Sys­tems (ASYNC 2018), 1 (2018)
8. M. Fro­hberg, S. Rein­hold, P. Poppe, M. Schölzel, Test-​Framework zur soft­ware­basierten Fehler­in­jek­tion, -​stimulation und Pro­tokol­lierung von WSN-​Anwendungen, Proc. 17. GI/ITG KuVS Fachgespräch Sen­sor­netze (FGSN 2018), 39 (2018)
9. N. Kluge, R. Wol­lowski, Data Path Op­ti­mi­sa­tion and Delay Match­ing for Asyn­chro­nous Bundled-​Data Balsa Cir­cuits, 2017 In­ter­na­tional Con­fer­ence On Com­puter Aided De­sign (ICCAD).
10. F. Mühlbauer, M. Schölzel, Cor­rect­ing Tran­sient Faults Using Roll­back with Low Over­head for Mi­cro­con­trollers, Proc. In­ter­na­tional Work­shop on Re­siliency in Em­bed­ded Elec­tronic Sys­tems (REES 2017), 25 (2017)
11. F. Mühlbauer, L. Schröder, P. Skon­cej, M. Schölzel, Han­dling Man­u­fac­tur­ing and Aging Faults with Software-​based Tech­niques in Tiny Em­bed­ded Sys­tems, Proc. IEEE Latin Amer­i­can Test Sym­po­sium (LATS 2017), (2017)
12. F. Mühlbauer, M. Schölzel, Ko­r­rek­tur tran­sien­ter Fehler durch Roll­back mit geringem Software-​Overhead für Mikro­con­troller, Proc. Test­meth­o­den und Zuverlässigkeit von Schal­tun­gen und Sys­te­men (TuZ 2017), 53 (2017)
13. F. Mühlbauer, L. Schröder, M. Schölzel, On Hardware-​based Fault-​Handling in Dy­nam­i­cally Sched­uled Proces­sors, Proc. IEEE In­ter­na­tional Sym­po­sium on De­sign and Di­ag­nos­tics of Elec­tronic Cir­cuits and Sys­tems (DDECS 2017), (2017)
14. S. Wei­dling, M. Krstic, M. Gössel, Iden­ti­fizierung fehler­be­wahren­der Spe­icherele­mente zur Ver­mei­dung der Fehler­akku­mu­la­tion, ITG/GI/GMM-​Workshop Test­meth­o­den und Zuverlässigkeit von Schal­tun­gen und Sys­te­men (TuZ 2017), Lübeck, March 05 - 07, 2017, Ger­many
15. P. Skon­cej, F. Mühlbauer, F. Ku­bicek, L. Schröder, M. Schölzel, Fea­si­bil­ity of Software-​based Re­pair for Pro­gram Mem­o­ries, Proc. 22nd IEEE In­ter­na­tional Sym­po­sium on On-​Line Test­ing and Ro­bust Sys­tem De­sign (IOLTS 2016), 199 (2016)
16. S. Wei­dling, M. Krstic, V. Petro­vic, E. So­gomonyan, Ar­chitek­tur mit re­duzierter Komplexität zur Erken­nung und Ko­r­rek­tur von tran­sien­ten Fehlern in kom­bi­na­torischer und se­quen­tieller Logik, Test­meth­o­den und Zuverlässigkeit von Schal­tun­gen und Sys­te­men (TuZ 2016), Siegen, March 06 - 08, 2016, Ger­many.
17. F. Mühlbauer, P. Skon­cej, M. Schölzel, Soft­ware­basierte Fehler­tol­er­anz für Flash-​Speicher von mikrocontroller-​basierten Sys­te­men, Proc. ITG/GI/GMM-​Workshop Test­meth­o­den und Zuverlässigkeit von Schal­tun­gen und Sys­te­men (TuZ 2016), (2016)
18. F. Mühlbauer, M. Schölzel, Erken­nung und Ko­r­rek­tur tran­sien­ter Fehler durch Roll-​back mit geringem Over­head, Proc. Dres­d­ner Ar­beit­sta­gung Schaltungs-​ und Sys­te­men­twurf (DASS 2016), 41 (2016)
19. M. Fro­hberg, P. Poppe, N. Vet­ter, S. Rein­hold, M. Schölzel, Cross-​Plattform zur Hardware-​ und Betriebssystemunabhängigen Im­ple­men­tierung von An­wen­dun­gen und Pro­tokollen, Proc. GI/ITG KuVS Fachgespräch Sen­sor­netze (FGSN 2016), 47 (2016)
20. S. Wei­dling, M. Krstic, V. Petro­vic, M. Gössel, Neue Methodik zur Im­ple­men­tierung fehler­tol­er­an­ter pipeline-​basierter Ar­chitek­turen, 27. Gesellschaft für In­for­matik / VDE/VDI-​Gesellschaft Mikroelek­tronik, Mikrosystem-​ und Fein­werk­tech­nik / In­for­ma­tion­stech­nis­che Gesellschaft im VDE – Work­shop, Test­meth­o­den und Zuverlässigkeit von Schal­tun­gen und Sys­te­men (TuZ 2015).
21. P. Skon­cej, F. Mühlbauer, M. Schölzel, „Soft­ware­basierte Fehler­tol­er­anz für Flash-​Speicher von mikrocontroller-​basierten Sys­te­men“, FEES-​Workshop 2015
22. S. Taube, V. Petro­vic, M. Krstic, Fault Tol­er­ant Im­ple­men­ta­tion of a SpaceWire In­ter­face, 21st IEEE In­ter­na­tional Con­fer­ence on Elec­tron­ics Cir­cuits and Sys­tems (ICECS), De­cem­ber 7-10, 2014 Mar­seille, France.
23. M. Krstic, S. Wei­dling, V. Petro­vic, M. Gössel, Im­proved Cir­cuitry for Soft Error Cor­rec­tion in Com­bi­na­tional Logic in Pipelined De­signs, IEEE In­ter­na­tional On-​Line Test­ing Sym­po­sium 2014.
24. S. Zei­dler, M. Goder­bauer, M. Krstic, De­sign of a Low-​Power Asyn­chro­nous El­lip­tic Curve Cryp­tog­ra­phy Co­proces­sor, IEEE In­ter­na­tional Con­fer­ence on Elec­tron­ics, Cir­cuits, and Sys­tems (ICECS), Abu Dhabi, UAE, Dec, 2013.
25. M. Au­gustin, M. Gössel, R. Krae­mer, En­twurf fehler­tol­er­an­ter Zu­s­tand­sauto­maten mit vari­ablem Schutz für spez­i­fis­che Eingabese­quen­zen, Proc. 24. GI/GMM/ITG-​Workshop: Test­meth­o­den und Zuverlässigkeit von Schal­tun­gen und Sys­te­men, 47 (2012)
26. M. Au­gustin, M. Gössel, R. Krae­mer, Ef­fiziente Syn­these von Schal­tun­gen mit spez­i­fis­cher Fehler­tol­er­anz, Proc. 23. GI/GMM/ITG Work­shop Test­meth­o­den und Zuverlässigkeit von Schal­tun­gen und Sys­te­men (TuZ), 93 (2011)
27. M. Au­gustin, M. Gössel, R. Krae­mer , Im­ple­men­ta­tion of Se­lec­tive Fault Tol­er­ance with Con­ven­tial Syn­the­sis Tools, Proc. 14th IEEE In­ter­na­tional Sym­po­sium on De­sign and Di­ag­nos­tics of Elec­tronic Cir­cuits and Sys­tems (DDECS 2011), 213 (2011)
28. M. Au­gustin, M. Gössel, R. Krae­mer , Se­lec­tive Fault Tol­er­ance for Fi­nite State Ma­chines, Proc. 17th IEEE In­ter­na­tional On-​Line Test­ing Sym­po­sium (IOLTS 2011), 49 (2011)
29. M. Au­gustin, M. Gössel, R. Krae­mer, Eine neue Fehler­tol­er­anzmeth­ode zur Ver­ringerung des Flächenaufwandes von TMR-​Systemen, Zuverlässigkeit und En­twurf, 4. GMM/GI/ITG-​Fachtagung, (GMM-​Fachbericht; 66), 89 (2010)
30. M. Au­gustin, M. Gössel, R. Krae­mer, Re­duc­ing the Area Over­head of TMR-​Systems by Pro­tect­ing Spe­cific Sig­nals, Proc. IEEE In­ter­na­tional On-​Line Test Sym­po­sium 2010 (IOLTS 2010), (2010)

Diploma The­ses/ Mas­ter The­ses/ Bachlor The­ses

1. Soft­ware Ver­i­fi­ca­tion and Analy­sis of the NVIDIA Deep Learn­ing Ac­cel­er­a­tor; F. Schmeller; Bach­e­lor The­sis, Universität Pots­dam, Ger­many (2021)
2. A Multi-​Tenancy Mon­i­tor­ing API for SAP Data In­tel­li­gence using the Prometheus Mon­i­tor­ing Sys­tem; T. Bern­hard; Bach­e­lor The­sis, Universität Pots­dam, Ger­many (2021)
3. Im­ple­men­tierung eines Multi-​Hop-Protokolls für die Kom­mu­nika­tion von Straßenlampen auf Grund­lage einer Cross-​Plattform; J. Ri­matzki; Bach­e­lor The­sis, Universität Pots­dam, Ger­many (2019)
4. In­te­gra­tion von Test- und Monitoring-​Funktionalitäten in eine Sensorknoten-​Middlewareplattform zur Durchführung von Tests in einem Sen­sor­netz; P. Poppe; Mas­ter The­sis, Universität Pots­dam, Ger­many (2019)
5. Konzept und Im­ple­men­tierung einer Sensor-​API in einem Be­trieb­ssys­temab­strak­tion­slayer für draht­lose Sen­sor­netze; M. Hencke; Bach­e­lor The­sis, Universität Pots­dam, Ger­many (2019)
6. In­fra­struk­tur für verteilte Tests in draht­losen Sen­sor­net­zen; S. Rein­hold; Bach­e­lor The­sis, Universität Pots­dam, Ger­many (2018)

The IHP has a long tra­di­tion and ex­ten­sive ex­pe­ri­ence in de­sign­ing and man­u­fac­tur­ing wire­less and em­bed­ded sys­tems. This ex­pe­ri­ence is passed on the stu­dents by skilled staff mem­bers of the IHP by of­fer­ing courses in the field of com­puter en­gi­neer­ing. By this know-​how-transfer the stu­dents will re­ceive the knowl­edge re­quired to work as ju­nior sci­en­tists in fu­ture projects hosted at the IHP and at the Uni­ver­sity of Pots­dam, or in local com­pa­nies work­ing in the same field. An­nu­ally pro­vided courses in­clude:

• re­li­a­bil­ity and fault tol­er­ance
• hard­ware ar­chi­tec­tures for AI ap­pli­ca­tions
• in­tro­duc­tion to hard­ware and sys­tem de­scrip­tion lan­guages
• chip de­sign

Courses in­clude lec­tures and prac­tices in the hard­ware lab­o­ra­tory. Ap­pro­pri­ate tools and hard­ware for mi­cro­proces­sor pro­gram­ming and for de­vel­op­ing and test­ing em­bed­ded de­signs are pro­vided by the IHP.